[发明专利]一种用于生产制造金锡合金薄膜集成电路的工艺方法在审
申请号: | 202110814247.7 | 申请日: | 2021-07-19 |
公开(公告)号: | CN113539841A | 公开(公告)日: | 2021-10-22 |
发明(设计)人: | 杜晶;徐亚平 | 申请(专利权)人: | 四川科尔威光电科技有限公司 |
主分类号: | H01L21/48 | 分类号: | H01L21/48 |
代理公司: | 成都市鼎宏恒业知识产权代理事务所(特殊普通合伙) 51248 | 代理人: | 罗杰 |
地址: | 610000 四川省成都市高新*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 用于 生产 制造 合金 薄膜 集成电路 工艺 方法 | ||
1.一种用于生产制造金锡合金薄膜集成电路的工艺方法,其特征在于:包括以下步骤:
S1、在基片上覆盖种子层;
S2、对种子层光刻后进行金层图形层电沉积;
S3、对金层图形层光刻后覆盖进行Pt图形层;
S4、对Pt图形层光刻后进行金锡合金层电沉积,并进行干法蚀刻、切割。
2.根据权利要求1所述的一种用于生产制造金锡合金薄膜集成电路的工艺方法,其特征在于:所述S3步骤中,Pt图形层的厚度为5000-50000埃。
3.根据权利要求1所述的一种用于生产制造金锡合金薄膜集成电路的工艺方法,其特征在于:所述S3步骤中,Pt图形层通过电子束蒸镀、磁控溅射、电沉积三种方式中的一种制作。
4.根据权利要求1所述的一种用于生产制造金锡合金薄膜集成电路的工艺方法,其特征在于:所述S3步骤中,电沉积Pt图形层中电镀工艺温度为70-85℃,电流密度为1-3A/dm2。
5.根据权利要求4所述的一种用于生产制造金锡合金薄膜集成电路的工艺方法,其特征在于:所述S4步骤中,金锡合金层的外沿尺寸小于Pt图形层10-50um。
6.根据权利要求5所述的一种用于生产制造金锡合金薄膜集成电路的工艺方法,其特征在于:所述S4步骤中电沉积金锡合金层所用电镀液包括以下原料组分:金盐3~5g/L、金络合剂10~50g/L、锡盐4~15g/L、光亮剂0.1~1g/L、稳定剂3~15g/L、去离子水。
7.根据权利要求1所述的一种用于生产制造金锡合金薄膜集成电路的工艺方法,其特征在于:所述S4步骤中,电沉积金锡合金层中控制电镀工艺温度为40-55℃,电流密度为0.2-0.8A/dm2。
8.根据权利要求6所述的一种用于生产制造金锡合金薄膜集成电路的工艺方法,其特征在于:所述锡盐为锡酸钠。
9.根据权利要求1所述的一种用于生产制造金锡合金薄膜集成电路的工艺方法,其特征在于:所述种子层包括由基片向外依次设置的Ti金属层、Pt金属层和Au金属层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于四川科尔威光电科技有限公司,未经四川科尔威光电科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110814247.7/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造