[发明专利]三维存储器及其制造方法

权利要求书

1.三维存储器，包括：

衬底；

位于所述衬底上的存储堆叠结构；以及

沟道结构，穿过所述存储堆叠结构，所述沟道结构包括沟道层，所述沟道层沿背离所述衬底的方向具有依次相接的多个相同导电类型的掺杂区；

其中，每个所述掺杂区内的掺杂浓度相同，多个所述掺杂区彼此的掺杂浓度向背离所述衬底的方向依次增大。

2.根据权利要求1所述的三维存储器，还包括外延层，位于所述沟道结构的底部并延伸至所述衬底中；其中，所述外延层与所述沟道层电接触。

3.根据权利要求2所述的三维存储器，其特征在于，所述外延层为P型高掺杂的外延层，所述衬底包括P型掺杂区；其中，所述外延层延伸至所述P型掺杂区中。

4.根据权利要求1所述的三维存储器，其特征在于，所述衬底包括半导体层和位于所述半导体层上的N型导电层；其中，所述沟道结构延伸至所述半导体层的N型掺杂区中，并且所述N型导电层与所述沟道层的侧壁的一部分电接触。

5.根据权利要求1-4任一项所述的三维存储器，其特征在于，沿背离所述衬底的方向，多个所述掺杂区包括依次相接的第一掺杂区、第二掺杂区和第三掺杂区；其中，所述第一掺杂区、所述第二掺杂区、所述第三掺杂区的掺杂浓度依次增大。

6.根据权利要求1所述的三维存储器，其特征在于，多个所述掺杂区的掺杂浓度范围为10¹⁵cm^-3～10²¹cm^-3。

7.根据权利要5所述的三维存储器，其特征在于，所述第一掺杂区的掺杂浓度范围为10¹⁵cm^-3～10¹⁹cm^-3；所述第二掺杂区的掺杂浓度范围为10¹⁶cm^-3～10²⁰cm^-3；所述第三掺杂区的掺杂浓度范围为10¹⁷cm^-3～10²¹cm^-3。

8.根据权利要求1-4任一项所述的三维存储器，其特征在于，所述沟道结构还包括形成于所述沟道层的侧壁和底部、与所述掺杂区一一对应的所述相同导电类型的多个掺杂填充层；其中，多个所述掺杂填充层的掺杂浓度大于与其相对应的掺杂区相接的、靠近所述衬底的掺杂区的掺杂浓度。

9.根据权利要求8所述的三维存储器，其特征在于，所述沟道结构的关键尺寸向靠近所述衬底的方向逐渐减小。

10.根据权利要求8所述的三维存储器，其特征在于，所述沟道结构的轮廓为圆柱形，所述沟道结构还包括形成于所述掺杂填充层的侧壁和底部的绝缘层。

11.根据权利要求10所述的三维存储器，其特征在于，多个所述掺杂填充层彼此的掺杂浓度向背离所述衬底的方向依次增大。

12.三维存储器制造方法，包括：

在衬底上形成堆叠层；

形成穿过所述堆叠层的沟道结构，所述沟道结构包括沟道层；以及

沿背离所述衬底的方向对所述沟道层进行掺杂，使所述沟道层依次形成相接的多个相同导电类型的掺杂区；

其中，每个所述掺杂区内的掺杂浓度相同，多个所述掺杂区彼此的掺杂浓度向背离所述衬底的方向依次增大。

13.根据权利要求12所述的制造方法，形成所述沟道结构包括：

穿过所述堆叠层形成延伸至所述衬底内的沟道孔；以及

在所述沟道孔的侧壁形成存储膜和沟道层。