[发明专利]异步复位D触发器

权利要求书

1.一种异步复位D触发器，其特征在于，所述异步复位D触发器包括：

第一锁存器，设有第一输入端、第一时钟信号端、第一输出端，所述第一输入端作为所述异步复位D触发器的输入端；所述第一时钟信号端用以接收第一时钟信号，所述第一时钟信号能实现对所述第一锁存器的状态控制；以及

第二锁存器，设有第二输入端、第二时钟信号端、第二输出端，所述第一锁存器的第一输出端连接所述第二锁存器的第二输入端，所述第二输入端作为所述异步复位D触发器的输出端；所述第二时钟信号端用以接收第二时钟信号，所述第二时钟信号能实现对所述第二锁存器的状态控制。

2.根据权利要求1所述的异步复位D触发器，其特征在于：

所述异步复位D触发器进一步包括缓冲电路，所述缓冲电路设置于所述第一锁存器与第二锁存器之间，作为所述第一锁存器与第二锁存器之间的缓冲；

所述缓冲电路包括：

第一反相器，所述第一锁存器的第一输出端连接所述第一反相器的输入端；

第二反相器，所述第一反相器的输出端连接所述第二反相器的输入端；所述第二反相器的输出端连接所述第二锁存器的第二输入端。

3.根据权利要求1所述的异步复位D触发器，其特征在于：

所述异步复位D触发器进一步包括：

第三反相器，其输入端接收时钟信号，所述第三反相器的输出端输出第二时钟信号；

第四反相器，所述第三反相器的输出端连接第四反相器的输入端，所述第四反相器的输出端输出第一时钟信号。

4.根据权利要求2所述的异步复位D触发器，其特征在于：

在时钟信号为第一逻辑值时，第一锁存器处于导通状态，将第一锁存器的第一输入端的值通过第一锁存器输出到第一锁存器的输出端，此时第二锁存器处于锁存状态，第二锁存器的第二输出端输出到异步复位D触发器的输出端的值为上一个状态的值；

在时钟信号为第二逻辑值时，第二锁存器处于导通状态，此时第一锁存器处于锁存状态，第二锁存器将第一锁存器的第一输出端的值作为其第二输入端的值并且输出到第二锁存器的第二输出端，即异步复位D触发器的输出端；上述第一逻辑值与上述第二逻辑值相反。

5.根据权利要求1所述的异步复位D触发器，其特征在于：

所述第一时钟信号及第二时钟信号逻辑相反。

6.根据权利要求1所述的异步复位D触发器，其特征在于：

所述第一锁存器设有第一CLRB接口，所述第二锁存器设有第二CLRB接口；所述第一CLRB接口及第二CLRB接口分别接收CLRB信号。

7.根据权利要求1所述的异步复位D触发器，其特征在于：

所述第一锁存器包括第一传输门、第二传输门、第五反相器及第一与非门；

所述第一传输门的输入与所述数据输入端相连，第一传输门的输出端连接第二传输门的输入与第一与非门的其中一个输入端，第一与非门的另一输入端连接复位信号端，第一与非门的输出端连接第五反相器的输入端，第五反相器的输出端连接第二传输门的输出端；

所述时钟信号为第一逻辑值，第一寄存器导通，将第一锁存器的输出数据输出至所述D触发器的第一输出端；所述时钟信号为第二逻辑值，第一锁存器进入锁存状态，对数据进行锁存。

8.根据权利要求1所述的异步复位D触发器，其特征在于：

所述第一传输门、第二传输门均包括第一P型沟道MOS场效应管和第一N型沟道MOS场效应管；

第一P型沟道MOS场效应管的源极连接第一N型沟道MOS场效应管的漏极作为传输门的输入；第一P型沟道MOS场效应管的漏极连接第一N型沟道MOS场效应管的源极作为传输门的输出。

9.根据权利要求1所述的异步复位D触发器，其特征在于：

所述第二锁存器包括：第三传输门、第六反相器、第四传输门、第二与非门、第七反相器、第八反相器；

所述第三传输门的输出端连接第六反相器的输入端和第四传输门的输入端，第六反相器的输出端连接第二与非门的输入端，第二与非门的另一输入端连接复位信号端，第四传输门的输出端与第二与非门的输出端相连，两者通过第七反相器输出输出数据；

所述时钟信号为第二逻辑值期间，第二锁存器导通，将第一锁存器的输出数据输出至所述D触发器的第一输出端；所述时钟信号为第一逻辑值期间，第二锁存器进入锁存状态，对数据进行锁存。