[发明专利]基于FPGA和ARM硬件平台的大屏拼接同步显示方法

权利要求书

1.基于FPGA和ARM硬件平台的大屏拼接同步显示方法，应用于大屏拼接同步显示系统中的非基准视频拼接设备，其中，所述大屏拼接同步显示系统还包含一个基准视频拼接设备，所述基准视频拼接设备包括相互连接的基准FPGA平台及基准ARM平台，所述非基准视频拼接设备包括相互连接的非基准FPGA平台及非基准ARM平台，其特征在于，所述大屏拼接同步显示方法包括：

所述非基准FPGA平台获取目标行场同步信号，所述目标行场同步信号为所述非基准ARM平台按预设时间间隔对生成的行场同步信号进行时序调整，使得所述行场同步信号与基准行场同步信号时序对齐后得到的行场同步信号，所述行场同步信号与所述基准行场同步信号的相位和频率均相同，所述基准行场同步信号为所述基准ARM平台生成的；

所述非基准FPGA平台获取输入视频；所述输入视频信号包括多个帧图像；

所述非基准FPGA平台依次对每个帧图像进行预处理，得到多个中间信号；

所述非基准FPGA平台将所述中间信号确定为目标信号；

在所述目标行场同步信号的触发下，所述非基准FPGA平台依次输出每个目标信号；

接收到所述非基准ARM平台发送的帧调节指令后，所述非基准FPGA平台对位于当前中间信号之后的所有中间信号进行帧率调节，得到多个调节信号，所述当前中间信号为所述当前目标信号对应的中间信号，所述当前目标信号为每隔预设时长，所述非基准ARM平台获取的当前时刻所述非基准FPGA平台输出的目标信号；

所述非基准FPGA平台将所述调节信号确定为目标信号，并返回执行在所述目标行场同步信号的触发下，所述非基准FPGA平台依次输出每个目标信号的步骤，直至所有目标信号均输出完成；

所述非基准FPGA平台从所述目标信号中选取预设区域的待显示图像信号；

所述非基准FPGA平台将所述待显示图像信号输出给所述非基准视频拼接设备对应的显示设备进行显示。

2.根据权利要求1所述的基于FPGA和ARM硬件平台的大屏拼接同步显示方法，其特征在于，所述非基准FPGA平台依次对每个帧图像进行预处理，得到多个中间信号，包括：

所述非基准FPGA平台依次对每个帧图像进行解析，得到多个解析信号；

所述非基准FPGA平台依次对每个解析信号进行图像处理，得到多个中间信号。

3.根据权利要求2所述的基于FPGA和ARM硬件平台的大屏拼接同步显示方法，其特征在于，所述非基准FPGA平台依次对每个帧图像进行解析之后，还得到每个帧图像携带的帧时间戳。

4.根据权利要求3所述的基于FPGA和ARM硬件平台的大屏拼接同步显示方法，其特征在于，所述当前目标信号通过以下方式获取：

所述非基准ARM平台获取当前时刻所述非基准FPGA平台输出的目标信号携带的当前帧时间戳；

所述非基准ARM平台确定所述当前帧时间戳对应的候选帧图像；

所述非基准ARM平台将所述候选帧图像对应的目标信号确定为当前目标信号。

5.根据权利要求1所述的基于FPGA和ARM硬件平台的大屏拼接同步显示方法，其特征在于，所述帧调节指令包括所述当前目标信号与当前基准目标信号的帧偏差，所述当前基准目标信号为所述基准FPGA平台获取所述输入视频，并在所述基准行场同步信号的触发下输出目标信号后，在当前时刻被所述基准ARM平台获取的目标信号。