[发明专利]半导体器件和包括其的数据存储系统

说明书

提供了半导体器件和包括其的数据存储系统。半导体器件包括：第一衬底；有源电路或无源电路，位于所述第一衬底上；第二衬底，位于所述有源电路或无源电路上方；栅电极，在第一方向上彼此间隔开地堆叠在所述第二衬底上；沟道结构，穿过所述栅电极并且在所述第一方向上延伸，并且每个所述沟道结构包括沟道层；分隔区域，穿过所述栅电极并且在第二方向上延伸；贯穿接触插塞，在所述第一方向上延伸穿过所述第二衬底并且将所述栅电极和所述有源电路或无源电路彼此电连接；以及阻挡结构，与所述贯穿接触插塞间隔开并且包围所述贯穿接触插塞，并且具有第一区域和第二区域，所述第一区域均具有第一宽度，所述第二区域均具有大于所述第一宽度的第二宽度。

相关申请的交叉引用

本申请要求于2020年8月10日在韩国知识产权局提交的韩国专利申请No.10-2020-0100043的优先权的权益，其公开内容通过引用整体合并于此。

技术领域

本发明构思涉及半导体器件和/或包括该半导体器件的数据存储系统。

背景技术

在需要数据存储的数据存储系统中，对可以存储大容量数据的半导体器件的需求不断增加。因此，已经对增加半导体器件的数据存储容量的方法进行了研究。例如，已经提出了包括三维布置的存储单元而不是二维布置的存储单元的半导体器件，作为增加半导体器件的数据存储容量的方法。

发明内容

一些示例实施例提供了一种具有改善的可靠性的半导体器件。

一些示例实施例提供了一种包括具有改善的可靠性的半导体器件的数据存储系统。

根据一些示例实施例，一种半导体器件包括：外围电路结构，所述外围电路结构包括第一衬底和位于所述第一衬底上的有源电路或无源电路；存储单元结构，所述存储单元结构包括：(A)第二衬底，所述第二衬底位于所述外围电路结构上并且具有第一区域和第二区域，(B)栅电极，所述栅电极在所述第一区域上彼此间隔开地在第一方向上堆叠，并且在第二方向上延伸到所述第二区域上以具有阶梯形状，(C)层间绝缘层，所述层间绝缘层与所述栅电极交替地堆叠，(D)沟道结构，所述沟道结构穿过所述栅电极，所述沟道结构在所述第一方向上延伸，每个所述沟道结构包括沟道层，以及(E)分隔区域，所述分隔区域穿过所述栅电极，所述分隔区域在所述第二方向上延伸并且在第三方向上彼此间隔开；贯穿布线区域，所述贯穿布线区域包括：(A)牺牲绝缘层，所述牺牲绝缘层在所述第二区域中与所述栅电极共线并且与所述层间绝缘层交替地堆叠，以及(B)贯穿接触插塞，所述贯穿接触插塞将所述栅电极与所述有源电路或无源电路电连接；以及阻挡结构，所述阻挡结构包围所述贯穿布线区域并且具有包括突起的内部侧表面。

根据一些示例实施例，一种半导体器件包括：第一衬底；有源电路或无源电路，所述有源电路或无源电路位于所述第一衬底上；第二衬底，所述第二衬底位于所述有源电路或无源电路上方；栅电极，所述栅电极在第一方向上彼此间隔开地堆叠在所述第二衬底上；沟道结构，所述沟道结构穿过所述栅电极，所述沟道结构在所述第一方向上延伸，每个所述沟道结构包括沟道层；分隔区域，所述分隔区域穿过所述栅电极并且在第二方向上延伸；贯穿接触插塞，所述贯穿接触插塞在所述第一方向上延伸穿过所述第二衬底并且将所述栅电极与所述有源电路或无源电路电连接；以及阻挡结构，所述阻挡结构与所述贯穿接触插塞间隔开并且包围所述贯穿接触插塞，所述阻挡结构具有第一区域并且具有第二区域，所述第一区域均具有第一宽度，所述第二区域均具有大于所述第一宽度的第二宽度。