[发明专利]一种低介电常数高熵薄膜及其制备方法

说明书

本发明涉及薄膜材料领域，具体涉及一种低介电常数高熵薄膜及其制备方法，本发明低介电常数高熵薄膜包括：SrTiO₃基片、置于SrTiO₃基片表面的La_0.7Sr_0.3MnO₃缓冲层以及设置于La_0.7Sr_0.3MnO₃缓冲层表面的Ba(Zr_0.2Sn_0.2Ti_0.2Hf_0.2Me_0.2)O₃薄膜，Me为过渡族金属元素离子。本发明低介电常数高熵薄膜具有比较致密的结构，并具有低介电常数和低介电损耗的特征。

技术领域

本发明涉及超大规模集成电路制造领域，简而言之，涉及一种低介电常数高熵薄膜及其制备方法。

背景技术

微电子电路中，为了实现高速、低动态功耗和低串扰噪声的超大规模集成器件芯片互连，需要低介电常数的材料作为层间介质。对于集成电路来说，层间介质的介电常数越小，电路的互连性越高，转换延迟越小。同时，移动电荷引起的阈值电压位移小，漏电流小，从而降低集成电路的功耗。一般情况下，科学家们采用具有极低极化率的化合物并引入孔隙等手段来降低介电常数。但是，这种多孔材料往往难以满足微电子电路对低介电常数机械性能的严格要求。大多数电子系统(如计算机，芯片等)是由集成电路ICs和为ICs供电并传输数据的导电路径组成。集成电路越先进，对介电或绝缘材料的某些特征要求就越严格。此外，在嵌入器件和后续处理过程中，层间介质保持其特定的电、物理和化学性质是至关重要的。由于其温度范围的限制和特征尺寸在0.25μm以下的加速缩小，故不能再依靠传统的选择。因此，必须寻找新的低介电常数和低介电损耗材料来代替。

目前，有着优异热稳定性的SiO₂一直是金属互联线之间使用的绝缘材料，而金属铝则是互联导线的主要材料。但是，随着集成电路的集成度越来越高，芯片中的导线越来越密，间距和宽度越来越小，导致电阻(R)和电容(C)之间的寄生阻容效应越来越明显。当器件尺寸小于0.25微米时，阻容延迟(RC delay)造成功率耗散、器件发热、线间干扰和信号延迟。因此，除了用铜线(电阻率只有铝的60％)替代铝线之外，研发具有更低介电常数(k)的材料来取代SiO₂(k＝4)来降低阻容延迟(RC delay)已成为当前半导体集成电路领域研究的一个重要课题。

一般情况下，降低材料的介电常数有两种办法。一种是通过降低材料密度来减少单位体积内的极化分子数，该种方法主要通过向材料中引入孔隙来实现。当向材料中引入具有纳米尺寸的孔隙的时候，材料的介电常数会较快降低。但随着材料中孔隙的增多，材料的机械性能和耐腐蚀性能都会较差，而且其中的成孔剂也不容易完全去除。另外一种方法是通过降低材料的极化强度来降低介电常数。该方法一般会选择低极化能力的材料，如一些有机聚合物材料，虽然其介电常数较低，但是大多数机械性能都不太稳定，无法保证集成电路在高温环境下的稳定性。

现有的低k材料主要为SiO₂(k＝4)及其衍生物(k＝2.8～3.7)，比如：无定形的等离子体增强化学气相沉积的掺碳氧化硅，有机聚合物，有机硅酸盐等。其中，化学气相沉积法(MOCVD)制备的低介电常数高熵薄膜的介电常数通常很难达到很低，而有机聚合物由于较差的热稳定性使其难以集成到现有的集成电路工艺中。

发明内容

本发明的目的在于克服现有技术中存在的问题，提供一种低介电常数高熵薄膜及其制备方法，本发明低介电常数高熵薄膜具有比较致密的结构，并具有低介电常数和低介电损耗的特征。

本发明采用的技术方案如下：