[发明专利]对微电子装置测试数据的编码及其相关方法、装置和系统

说明书

公开了对微电子装置的测试数据进行编码以及相关方法、装置和系统。一种存储器装置可以包含多个列平面和至少一个电路。所述至少一个电路可以被配置成接收针对所述存储器装置的所述多个列平面中的每个列平面的列地址的测试结果数据。所述至少一个电路还可以被配置成响应于所述多个列平面的多个位中的仅一个位未通过针对所述列地址的测试而将所述测试结果数据转换为第一结果。进一步地，所述至少一个电路可以被配置成响应于仅一个列平面未通过针对所述列地址的所述测试并且所述一个列平面的多于一个位有缺陷而将所述测试结果数据转换为第二结果。

优先权声明

本申请要求于2020年8月18日提交的题为“对微电子装置的测试数据进行编码以及相关方法、装置和系统(ENCODING TEST DATA OF MICROELECTRONIC DEVICES,ANDRELATED METHODS,DEVICES,AND SYSTEMS)”的美国专利申请序列号16/996,120的提交日期的权益。

技术领域

本公开的实施例总体上涉及微电子装置。更具体地，各个实施例涉及对微电子装置的测试数据进行编码，并且涉及相关方法、装置和系统。

背景技术

存储器装置通常以内部半导体集成电路的形式设置于计算机或其它电子系统中。有许多不同类型的存储器，包含例如随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、电阻式随机存取存储器(RRAM)、双数据速率存储器(DDR)、低功率双数据速率存储器(LPDDR)、相变存储器(PCM)和闪速存储器。

存储器装置通常包含能够容纳代表数据位的电荷的许多存储器胞元。这些存储器胞元通常被布置成存储器阵列。可以通过经由相关联的字线驱动器选择性地激活存储器胞元来将数据写入到存储器胞元或从存储器胞元中检索数据。

发明内容

本公开的各个实施例可以包含一种装置。所述装置可以包含：存储器阵列，所述存储器阵列包含许多列平面；以及至少一个电路，所述至少一个电路耦接到所述存储器阵列。所述至少一个电路可以被配置成接收针对存储器阵列的所述多个列平面中的每个列平面的列地址的测试结果数据。所述至少一个电路还可以被配置成响应于所述多个列平面的多个位中的仅一个位未通过针对所述列地址的测试而将所述测试结果数据转换为第一结果，其中所述第一结果标识所述一个位和所述多个列平面中的包含所述一个位的列平面。此外，所述至少一个电路可以被配置成响应于仅一个列平面未通过针对所述列地址的所述测试并且所述一个列平面的多于一个位有缺陷而将所述测试结果数据转换为第二结果，其中所述第二结果标识所述一个列平面。

根据本公开的另一个实施例，测试存储器装置的方法可以包含测试存储器阵列的多个列平面的列地址。所述方法还可以包含测试存储器阵列的多个列平面的列地址。所述方法可以进一步包含响应于所述多个列平面的仅一个位未通过针对所述列地址的测试而生成第一信号，其中所述第一信号标识所述一个位和所述多个列平面中的包含所述一个位的列平面。此外，所述方法可以包含响应于所述多个列平面中的仅一个列平面未通过针对所述列地址的测试并且所述一个列平面的多于一个位未通过针对所述列地址的测试而生成第二信号，其中所述第二信号标识所述一个列平面。

根据本公开的另一个实施例，装置可以包含存储器阵列，所述存储器阵列包含多个列平面。所述装置还可以包含耦接到所述存储器阵列的至少一个电路。所述至少一个电路可以被配置成测试所述存储器阵列的所述多个列平面的列地址，其中所述多个列平面包含第一组列平面和第二组列平面，并且所述第一组列平面和所述第二组列平面共同包含多个位。所述至少一个电路还可以被配置成响应于所述多个位中的每个位针对所述列地址具有非缺陷状态而生成第一信号。进一步地，所述至少一个电路可以被配置成响应于所述多个位中的仅一个位针对所述列地址具有缺陷状态而生成第二信号，其中所述第二信号标识所述一个位的地址。此外，所述至少一个电路可以被配置成响应于所述多个位中的两个或两个以上位针对所述列地址具有缺陷状态而生成第三信号。