[发明专利]通过减薄和划切的半导体器件制造

说明书

描述了一种制造半导体器件的方法。该方法包括在半导体基板之上形成硬掩模。图案化硬掩模以在硬掩模中产生开口。通过蚀刻穿过硬掩模中的开口在半导体基板中形成深沟槽。加宽硬掩模中的开口。在硬掩模的加宽的开口和深沟槽的侧壁之上形成预填充侧壁层。使预填充侧壁层向下凹进到半导体基板中的至少第一深度。用填充材料来填充深沟槽。

技术领域

本公开大体上涉及制造半导体器件的领域，尤其涉及在半导体基板中形成和填充深沟槽的领域。

背景技术

当今半导体产业中的各种半导体器件都是基于深沟槽制造技术的。深沟槽通过在半导体基板（例如晶片）中蚀刻沟槽并通过用填充材料填充沟槽来形成。

由于深沟槽的高纵横比，深沟槽易于通过填充工艺在填充材料中形成空洞。如果空洞位于半导体基板的表面附近，则后续的半导体处理可能会打开该空洞。结果，很可能出现缺陷形成以及半导体基板处理工具和其他半导体基板（例如晶片）的污染。因此，期望一种可良好控制的沟槽形成和填充的工艺。特别地，该工艺应当允许避免产生定位得太靠近半导体基板表面的空洞。

发明内容

根据本公开的一个方面，描述了一种制造包括填充有填充材料的深沟槽的半导体器件的方法。该方法包括在半导体基板之上形成硬掩模。图案化硬掩模以在硬掩模中产生开口。通过蚀刻穿过硬掩模中的开口在半导体基板中形成深沟槽。加宽硬掩模中的开口。在硬掩模的加宽的开口和深沟槽的侧壁之上形成预填充侧壁层。使预填充侧壁层向下凹进到半导体基板中的至少第一深度。用填充材料来填充深沟槽。

根据本公开的一个方面，一种半导体器件包括半导体基板和形成在半导体基板中的深沟槽。深沟槽被填充有：预填充侧壁层，其覆盖深沟槽的侧壁；以及填充材料，其至少部分地填充预填充侧壁层的相对侧之间的空间。深沟槽的侧壁至少在深沟槽的上部区中基本上垂直于半导体基板的表面。预填充侧壁层具有凹进开口，所述凹进开口向下到达半导体基板中的至少第一深度。

附图说明

除了忠实于按比例绘制的轮廓跟踪扫描电子显微镜图像，附图中的要素相对于彼此不一定按比例绘制。相同的附图标记表示对应的类似部件。各种所示实施例的特征可以组合，除非它们彼此排斥，和/或如果未描述为必需，则可以选择性地省略。实施例在附图中进行了描绘，并且在以下的描述中示例性地详述。

图1是示出当使用常规的用于深沟槽填充的处理技术时在深沟槽中形成了空洞的轮廓跟踪扫描电子显微镜图像；

图2是示出由覆盖半导体基板的硬掩模引起的深沟槽填充上的收缩效应的发生的轮廓跟踪扫描电子显微镜图像；

图3是示出深沟槽中的空洞的位置与深沟槽的宽度的相关性的轮廓跟踪扫描电子显微镜图像；

图4是示出使用具有加宽开口的硬掩模对深沟槽填充的影响的轮廓跟踪扫描电子显微镜图像；

图5A-5F是在用填充材料填充深沟槽的示例性工艺的阶段期间具有深沟槽的示例性半导体基板的示意性截面图；

图6是具有用预填充侧壁层和填充材料填充的深沟槽的半导体基板的示意性截面图；

图7A示出形成具有用第一掺杂剂掺杂的侧壁的深沟槽的工艺的第一示例的示例性阶段；

图7B示出形成具有侧壁的深沟槽的工艺的第二示例的示例性阶段，其中，用第一掺杂剂掺杂一些侧壁；

图8示出用第二掺杂剂掺杂通过例如图7A或7B的示例性工艺所生产的深沟槽中的一些的工艺的示例的示例性阶段；

图9是示出加宽硬掩模开口和在填充材料中形成的空洞的掩埋深度上使预填充侧壁层凹进的效果的示意图；

图10是包括具有其中侧壁用掺杂剂掺杂的深沟槽的半导体基板的示例性半导体器件的示意性截面图。

具体实施方式