[发明专利]半导体结构及其形成方法

说明书

一种半导体的结构及其形成方法，方法包括：在衬底的顶部形成初始隔离层；在初始隔离层露出的第一鳍部和第一沟道鳍部的侧壁形成保护层；去除部分厚度的初始隔离层，露出第一鳍部的部分侧壁，剩余的初始隔离层作为第一隔离层；将第一隔离层和保护层露出的第一鳍部转化为第二鳍部，在第二器件区中，位于第二鳍部顶部的剩余第一鳍部作为第二沟道鳍部；在第一器件区的第一隔离层的顶部形成第二隔离层，第二隔离层和第一隔离层构成隔离层；去除保护层；去除第二器件区中的第二鳍部和第一器件区的第一鳍部；在隔离层的顶部形成横跨第一沟道鳍部和第二沟道鳍部的栅极结构。满足第一型晶体管和第二型晶体管对载流子迁移率的要求，提高半导体结构的性能。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体晶体管朝着更高的元件密度，以及更高集成度的方向发展，半导体工艺节点遵循摩尔定律的发展趋势不断减小。晶体管作为最基本的半导体晶体管目前正被广泛应用，因此随着半导体晶体管的元件密度和集成度的提高，为了适应工艺节点的减小，不得不断缩短晶体管的沟道长度。

为了更好的适应晶体管尺寸按比例缩小的要求，半导体工艺逐渐开始从平面晶体管向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)、全包围栅极(Gate-all-around，GAA)晶体管等。其中，全包围栅极晶体管包括垂直全包围栅极晶体管和水平全包围栅极晶体管。全包围栅极晶体管中，栅极从四周包围沟道所在的区域，与平面晶体管相比，全包围栅极晶体管的栅极对沟道的控制能力更强，能够更好地抑制短沟道效应。

随着器件尺寸的进一步缩小，如何使具有全包围栅极结构的NMOS器件与具有全包围栅极结构的PMOS器件的导电沟道的载流子迁移率均实现提高，越来越具有难度和挑战。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，有利于提高半导体结构的性能。

为解决上述问题，本发明提供一种半导体结构，包括：衬底，所述衬底包括用于形成第一型晶体管的第一器件区和用于形成第二型晶体管的第二器件区；第一鳍部，凸立于所述衬底的顶部，所述第一器件区的第一鳍部顶部低于所述第二器件区的第一鳍部顶部；第二鳍部，位于所述第一器件区的所述第一鳍部的顶部，所述第二鳍部的顶部与位于所述第二器件区中的所述第一鳍部的顶部相齐平，且所述第二鳍部和第一鳍部的材料不同；隔离层，位于所述第一鳍部和第二鳍部露出的所述衬底上，所述隔离层覆盖所述第一鳍部和第二鳍部的侧壁；第一沟道鳍部，位于所述第一器件区的第二鳍部的顶部，且在纵向上与所述第二鳍部间隔设置；第二沟道鳍部，位于所述第二器件区的第一鳍部的顶部，且在纵向上与所述第一鳍部间隔设置，所述第二沟道鳍部和第一沟道鳍部的材料不同；栅极结构，位于所述隔离层的顶部且横跨所述第一沟道鳍部和第二沟道鳍部，所述栅极结构包括栅介质层和覆盖所述栅介质层的栅电极层，其中，在所述第一器件区中，所述栅介质层环绕覆盖所述第一沟道鳍部的部分顶部、部分侧壁和部分底部，在所述第二器件区中，所述栅介质层环绕覆盖所述第二沟道鳍部的部分顶部、部分侧壁和部分底部。