[发明专利]一种反熔丝单元结构、制备方法及电极结构的制备方法

说明书

本发明涉及一种反熔丝结构，尤其是一种反熔丝单元结构、制备方法及电极结构的制备方法。一种反熔丝单元结构，包括上阻挡层和反熔丝膜层，所述上阻挡层设置在所述反熔丝膜层上，所述反熔丝膜层设置在二氧化硅介质层上，且位于钨塞柱的上方。本发明提供的一种反熔丝单元结构优化了反熔丝单元的底部结构，去除反熔丝单元结构的下极板阻挡层，使得反熔丝叠层腐蚀工艺容宽显著扩大，对工艺过程中的缺陷耐受能力增强，提升反熔丝单元结构的良率。

技术领域

本发明涉及一种反熔丝结构，尤其是一种反熔丝单元结构、制备方法及电极结构的制备方法。

背景技术

MTM反熔丝结构用于数据信息存储或者实现逻辑开关，制造工艺与标准CMOS工艺兼容。MTM反熔丝单元典型结构是一种三明治结构，一般位于两层金属布线之间，由反熔丝介质层、上下电极阻挡层及上下电极金属构成，反熔丝单元编程前后断通可以实现电路的逻辑功能或存储功能。反熔丝单元具有高可靠、抗辐射、保密性强、灵活性好等特点，这种优良的特性使得反熔丝单元是航天领域广泛使用的一种存储单元或者开关单元。

传统的反熔丝单元都包含上下阻挡层，这种结构对集成电路工艺制造控制要求较高，原因是这种结构在进行反熔丝膜叠层腐蚀的时候，上下阻挡层同时暴露在工艺腔体的环境中，如图10所示。由于上阻挡层6和下阻挡层62均是导电层，同时反熔丝膜7厚度非常薄，因此，如果工艺腔体中有极小的缺陷63，就可能造成反熔丝单元上下阻挡层短路的风险，进而造成反熔丝单元失效或者存在可靠性隐患。

发明内容

为解决传统结构存在的上述问题，本发明提供一种优化了反熔丝单元的底部形貌，同时去除下极板阻挡层的结构，即使在反熔丝叠层腐蚀工艺中存在较大的缺陷颗粒，由于不存在下极板阻挡层，也不会造成反熔丝单元短路失效，极大的增大了该结构制备的工艺容宽。具体技术方案为：

一种反熔丝单元结构，包括上阻挡层和反熔丝膜层，所述上阻挡层设置在所述反熔丝膜层上，所述反熔丝膜层设置在二氧化硅介质层上，且位于钨塞柱的上方。

优选的，所述反熔丝膜层为SiO2介质层、SiN介质层、非晶介质层或复合层中的一种，其中，所述复合层由SiO2介质层、SiN介质层或非晶介质层中的一种或多种叠加组成，所述SiO2介质层、SiN介质层的厚度为10A~500A，所述非晶介质层的厚度为100A~1500A。

优选的，所述复合层的各膜层厚度均匀性小于2%。

进一步的，所述反熔丝模层的厚度为100A~2000A。

优选的，所述上阻挡层一般为TiN层或TiW层，所述上阻挡层的膜层厚度为500A~3000A。

进一步的，所述反熔丝膜层与所述上阻挡层组成的叠层剖面角度大于85°

优选的，所述反熔丝膜层的位于通孔钨塞柱的顶部，且将通孔全覆盖。

一种反熔丝结构的制备方法，包括以下步骤：

采用CVD或PVD方法在二氧化硅介质层上进行反熔丝膜层淀积；

采用PVD或CVD方法在所述反熔丝膜层上再淀积一层上阻挡层。

电极结构的制备方法，包括以下步骤：

S1、基于标准CMOS工艺，完成前端CMOS器件工艺制造以及反熔丝结构的下极板布线层；

S2、采用CVD工艺淀积SiO2介质；然后通过光刻、腐蚀工艺形成通孔；采用CVD工艺淀积钨，再采用CMP工艺去除通孔以外的钨，只留下通孔中的钨；

S3、采用CVD或者PVD方法淀积反熔丝膜层，然后再淀积上阻挡层；

S4、采用光刻和腐蚀工艺，腐蚀上阻挡层和反熔丝膜层，在需要加工的通孔上形成反熔丝单元结构，之后去胶和清洗，去除工艺中的缺陷，反熔丝单元叠层膜结构剖面角度大于85度，反熔丝单元结构在通孔的正上方，并且将通孔区域全部覆盖，反熔丝单元的尺寸大于通孔尺寸；