[发明专利]一种超结结构的氧化镓功率晶体管及其制备方法

说明书

本发明公开了一种超结结构的氧化镓功率晶体管及其制备方法，针对现有技术中如何解决器件反向耐压和导通电阻之间的矛盾提出本方案。主要特点在氧化镓漂移层上端面铺设超结P型掺杂层，使得超结P型掺杂层与氧化镓漂移层构成超结结构。优点在于，通过在氧化镓功率晶体管引入p型氧化物半导体形成异质pn结的超结结构，利用超结的耗尽作用改善关态时器件漂移区的电场分布，从而实现漂移区的全耗尽，大幅度提升器件反向耐压；另一方面，可以通过比例的增加氧化镓漂移层和超结P型掺杂层的掺杂浓度，在保持高反向耐压的同时显著降低器件导通电阻。此外，该方法巧妙的规避了氧化镓材料难以实现p型掺杂的局限，制备工艺简单可靠。

技术领域

本发明涉及一种超结结构的氧化镓功率晶体管及其制备方法。

背景技术

半导体功率器件主要被装备于各种设备的电源和驱动负载中进行电能处理，在电力传输、工业控制、交通运输、卫星通讯以及国防等诸多领域发挥着不可替代的作用。随着电力电子技术的快速发展，人们对半导体功率器件的要求越来越苛刻，要同时具备高反向耐压和低导通电阻，而传统硅基功率器件的潜力已经几乎被挖掘殆尽了。氧化镓是新一代的半导体，具有超宽的禁带宽度和高击穿场强，而且可通过低成本的熔融生长法制得大尺寸单晶衬底，是制备高耐压大功率晶体管的优选材料。

目前报道的氧化镓功率晶体管主要包括MOSFET和JFET两种，参见文献Z.Hu,etal.,Enhancement-mode Ga2O3 Vertical Transistors with Breakdown Voltage1kV,IEEE Electron Device Letters 39(6),869-872,2018；以及CN110148625A，如图1所示，存在提高器件反向耐压必须以牺牲导通电阻为代价的弊端，制约了器件性能的进一步优化。现有器件受其本身结构限制，反向耐压和导通电阻二者之间始终存在矛盾，提高反向耐压需要增加器件的漂移层厚度并降低漂移层掺杂浓度，而实现低导通电阻则要求漂移层具有较高的掺杂浓度和较薄的厚度。因此，如何解决器件反向耐压和导通电阻之间的矛盾，是提升氧化镓功率晶体管性能和实用化的关键。

发明内容

本发明目的在于提供一种超结结构的氧化镓功率晶体管及其制备方法，以解决上述现有技术存在的问题。

本发明所述一种超结结构的氧化镓功率晶体管，包括从下往上层叠设置的漏电极、导电衬底、氧化镓漂移层；所述的氧化镓漂移层上部具有若干互相平行的肋条；肋条上端面还依次层叠氧化镓接触层和源电极；所述的氧化镓漂移层上端面铺设有超结P型掺杂层，所述超结P型掺杂层靠近肋条的边缘向上延伸至肋条上部；肋条高度高于超结P型掺杂层边缘的延伸高度；肋条上部突出超结P型掺杂层的侧壁设置栅叠层；所述的超结P型掺杂层与氧化镓漂移层构成超结结构。所述超结P型掺杂层的材料是p型氧化物半导体，是非晶或多晶结构。

所述的超结P型掺杂层厚度为10nm～1μm。所述的超结P型掺杂层厚度为10nm～200nm。

所述的肋条高度为1μm～5mm。所述的肋条高度为1mm～5mm。

所述的超结P型掺杂层空穴浓度为1×10¹⁶/cm³～1×10¹⁸/cm³。所述的超结P型掺杂层空穴浓度为1×10¹⁶/cm³～0.99×10¹⁷/cm³。

所述的栅叠层包括栅电极，还包括设置在栅电极与肋条之间的栅介质层或第二p型氧化物半导体层。

所述的所述的第二p型氧化物半导体层空穴浓度为1×10¹⁷/cm³～1×10²⁰/cm³，且第二p型氧化物半导体层的空穴浓度大于超结P型掺杂层。