[发明专利]半导体存储器设备

权利要求书

1.一种半导体存储器设备，包括：

包括存储器单元阵列的存储器单元区域；和

外围电路区域，其至少部分地与所述存储器单元区域重叠并且包括被配置为控制所述存储器单元阵列的操作的控制逻辑，

其中所述控制逻辑包括

状态机，被配置为响应于所述存储器单元区域的操作命令而输出多个状态信号，所述多个状态信号包括从第一输出端子输出的第一状态信号和从与所述第一输出端子不同的第二输出端子输出的第二状态信号，

逻辑和计算器，被配置为基于所述第一状态信号或第二状态信号中的至少一个执行逻辑和计算，以及

累加电路，被配置为接收所述逻辑和计算器的输出作为时钟信号，并且响应于所述时钟信号而将触发信号输出到一个探测焊盘，所述累加电路通过穿透存储器单元区域的通孔导孔(THV)连接到所述探测焊盘。

2.根据权利要求1所述的半导体存储器设备，其中：

在输出所述第一状态信号之后输出所述第二状态信号，

所述状态机包括：包括所述第一输出端子的第一触发器，以及包括所述第二输出端子的第二触发器，所述第二触发器与所述第一触发器不同。

3.根据权利要求2所述的半导体存储器设备，其中：

所述第一状态信号是所述多个状态信号中的偶数状态信号，

所述第二状态信号是所述多个状态信号中的奇数状态信号，

所述逻辑和计算器包括对所述第一状态信号执行逻辑和计算的第一逻辑和计算器，以及对所述第二状态信号执行逻辑和计算的第二逻辑和计算器，并且

所述累加电路包括第一累加电路，所述第一累加电路接收所述第一逻辑和计算器的输出作为第一时钟信号并响应于所述第一时钟信号而将第一触发信号输出到第一探测焊盘，以及第二累加电路，所述第二累加电路接收所述第二逻辑和计算器的输出作为第二时钟信号并响应于所述第二时钟信号将第二触发信号输出至第二探测焊盘。

4.根据权利要求3所述的半导体存储器设备，其中所述THV包括第一THV，所述第一THV穿透所述存储器单元区域以连接所述第一累加电路和所述第一探测焊盘，以及第二THV，所述第二THV穿透所述存储器单元区域以连接所述第二累加电路和第二探测焊盘。

5.根据权利要求2所述的半导体存储器设备，其中：

连续输出所述多个状态信号中的所述第一状态信号和所述第二状态信号，

通过缩减触发器缩短了第一状态信号的输出持续时间之后，将第一状态信号提供给所述逻辑和计算器，以及

第二状态信号不经过触发器就提供给所述逻辑和计算器。

6.根据权利要求1所述的半导体存储器设备，其中所述累加电路的输出被反馈并提供作为所述累加电路的输入。

7.根据权利要求6所述的半导体存储器设备，其中：

所述累加电路的输出和所述VDD电压(1)输入到互斥逻辑和计算器，并且

所述互斥逻辑和计算器的输出提供作为所述累加电路的输入。

8.根据权利要求1所述的半导体存储器设备，其中所述累加电路包括累加触发器，所述累加触发器接收所述逻辑和计算器的输出作为所述时钟信号并响应于所述时钟信号将所述触发信号输出到所述探测焊盘。

9.根据权利要求1所述的半导体存储器设备，其中：

所述存储器单元区域包括存储器单元区域基底，所述存储器单元区域基底包括不与所述外围电路区域接触并且面对所述存储器单元阵列的第一表面以及面对所述第一表面的第二表面，

所述探测焊盘放置在存储器单元区域基底的第二表面上，并且

所述THV穿透所述存储器单元区域和所述存储器单元区域基底并连接到所述探测焊盘。

10.根据权利要求1所述的半导体存储器设备，其中所述THV穿透所述存储器单元区域并连接到所述探测焊盘而不穿透另一个基底。