[发明专利]半导体存储器设备

说明书

提供一种半导体存储器设备，包括：存储器单元区域，其包括存储器单元阵列；以及外围电路区域，其至少部分地与存储器单元区域重叠并且包括被配置为控制存储器单元阵列的操作的控制逻辑，其中控制逻辑包括状态机，被配置为响应于存储器单元区域的操作命令而输出多个状态信号，多个状态信号包括从第一输出端子输出的第一状态信号和从与第一输出端子不同的第二输出端子输出的第二状态信号，逻辑和计算器，被配置为基于第一状态信号或第二状态信号中的至少一个执行逻辑和计算，以及累加电路，被配置为接收逻辑和计算器的输出作为时钟信号，并响应于时钟信号而将触发信号输出到一个探测焊盘，累加电路通过穿透存储器单元区域的通孔导孔(THV)连接到探测焊盘。

交叉引用

本申请要求于2020年7月30日提交到韩国知识产权局的第10-2020-0094942号韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本公开涉及半导体存储器设备，更具体涉及具有通孔导孔的堆叠式半导体存储器设备。

背景技术

随着电子工业的不断发展，对电子元件的高功能性，高速度和小型化的需求不断增长。因此，已经对存储器单元是三维堆叠的半导体存储器设备进行了积极研究以改进半导体存储器设备的集成度，并且对存储器单元三维堆叠在用于操作半导体存储器设备的外围电路上的结构也已经进行了研究。

在存储器单元堆叠在外围电路上的半导体存储器设备的情况中，在外围电路上执行操作测试时，使用通孔导孔(THV)。然而，因为可放置在半导体存储器设备中的THV的总数是有限的，并且用于供应电源和操作存储器设备的信号的THV的数量随着集成度的增加而增加,所以对用于测试的THV的数量进行调整。

发明内容

本公开的实施例提供一种半导体存储器设备，其包括用于检验状态机的输出序列的累加电路，该累加电路减少了用于测试的探测焊盘的数量以及连接到探测焊盘的通孔导孔(THVs)的数量。

然而，本公开的实施例不限于本文的那些实施例。通过参考下面给出的本公开的详细描述，本公开的上述和其他实施例对于本公开所属领域的普通技术人员而言将变得更加显而易见。

根据本公开的实施例，一种半导体存储器设备包括：包括存储器单元阵列的存储器单元区域；以及外围电路区域，其至少部分地与存储器单元区域重叠，并且包括配置成控制存储器单元阵列的操作的控制逻辑，其中控制逻辑包括状态机，被配置为响应于存储器单元区域的操作命令而输出多个状态信号，多个状态信号包括从第一输出端子输出的第一状态信号，以及从与第一输出端子不同的第二输出端子输出的第二状态信号，逻辑和计算器，被配置为基于第一状态信号或第二状态信号中的至少一个执行逻辑和计算，以及累加电路，被配置为接收逻辑和计算器的输出作为时钟信号，并响应于时钟信号而将触发信号输出到一个探测焊盘，累加电路通过穿透存储器单元区域的通孔导孔(THV)连接到探测焊盘。

根据本公开的实施例，一种半导体存储器设备包括：存储器单元阵列；状态机，被配置为响应于存储器单元阵列的操作命令而输出多个状态信号，并且包括第一触发器，其输出多个状态信号中的第一状态信号，以及第二触发器，第二触发器输出第二状态信号，第二状态信号在输出多个状态信号中的第一状态信号之后被输出；逻辑和计算器，被配置为基于第一状态信号或第二状态信号中的至少一个执行逻辑和计算；以及累加电路，被配置为接收逻辑和计算器的输出作为时钟信号并输出触发信号，累加电路的输出被反馈并提供给累加电路。