[发明专利]封装结构及其形成方法在审
申请号: | 202110864571.X | 申请日: | 2021-07-29 |
公开(公告)号: | CN115685456A | 公开(公告)日: | 2023-02-03 |
发明(设计)人: | 吕文隆 | 申请(专利权)人: | 日月光半导体制造股份有限公司 |
主分类号: | G02B6/42 | 分类号: | G02B6/42 |
代理公司: | 北京德恒律治知识产权代理有限公司 11409 | 代理人: | 章社杲;李伟 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 封装 结构 及其 形成 方法 | ||
本发明涉及一种封装结构及其形成方法。该封装结构包括:基板;光集成电路,位于基板上方,光集成电路的上表面上具有光导;光纤阵列,位于光集成电路的光导上方,光纤阵列的光导光耦合至光集成电路的光导。
技术领域
本发明涉及半导体技术领域,更具体地,涉及一种封装结构及其形成方法。
背景技术
在习知的光集成电路单元(PIC unit)中,多条光导(Wave Guider,WG)会对应于光纤阵列(FAU)中的各个光纤(fiber)且穿过FAU中的对应光纤,并且可以采用边沿耦合(edgecoupling)方式将被调变后镭射源(laser source)的讯号传递出去。
如图1A所示,光引擎(optical engine,OE)是内含PIC 12/电集成电路(EIC)14的单元。若想要降低OE的整体宽度,可将FAU 16内缩到PIC12与EIC 14之间,如图1B所示。但是PIC与EIC之间为了容纳FAU则必须额外利用高导电柱(tall pillar)22(图1A和图1B)来电性连接PIC 12与EIC 14,这样的结构会增加OE的整体厚度,因此需要可以同时兼顾OE的整体宽度与厚度的设计。
发明内容
针对相关技术中的上述问题,本发明提出一种封装结构及其形成方法。
本发明的实施例提供了一种封装结构,包括:基板;光集成电路,位于基板上方,光集成电路的上表面上具有光导;光纤阵列,位于光集成电路的光导上方,并且光纤阵列的光导光耦合至光集成电路的光导。
在一些实施例中,封装结构还包括,绝缘层位于光集成电路与光纤阵列之间并且具有空腔,空腔容纳光集成电路的光导。
在一些实施例中,绝缘层中具有位于空腔上方的通孔,其中,光纤阵列的光导穿过通孔进入空腔。
在一些实施例中,至少空腔内的光纤阵列的光导的延伸方向与绝缘层上方的光纤阵列的光导的延伸方向不同。
在一些实施例中,封装结构还包括底部填充物,底部填充物位于光集成电路和光纤阵列之间,并且围绕部分光纤阵列的光导。
在一些实施例中,封装结构还包括电集成电路。电集成电路位于光集成电路上方。在一些实施例中,电集成电路与光集成电路间隔开的位于基板上方。
在一些实施例中,封装结构还包括线路层,线路层位于电集成电路与光集成电路之间。电集成电路通过线路层与光集成电路电性连接。
在一些实施例中,由绝缘层的上表面暴露的线路层通过引线与基板电性连接。
在一些实施例中,引线由保护层包覆,并且保护层覆盖绝缘层和光集成电路的侧壁。
本发明的实施例还提供了一种形成封装结构的方法,包括:在基板上形成光集成电路,其中,光集成电路的与基板相对的表面上具有光导;在光集成电路的与基板相对一侧形成光纤阵列,并且将光纤阵列的光导连接至光集成电路的光导。
在一些实施例中,形成封装结构的方法还包括:在载体上形成具有空腔的绝缘层;将绝缘层与光集成电路接合,并且,在接合之后,光集成电路的光导容纳在空腔内去除载体。
在一些实施例中,形成光纤阵列包括:将光纤阵列的光导穿过绝缘层进入空腔而连接至光集成电路的光导,并且进入空腔内的光纤阵列的光导的延伸方向与未进入绝缘层的光纤阵列的光导的延伸方向不同。
在一些实施例中,所形成的绝缘层中还具有位于空腔上方的通孔,其中,形成光纤阵列包括:将光纤阵列的光导穿过通孔而进入空腔,以与光集成电路的光导连接。
在一些实施例中,在形成光纤阵列之后还包括:在光集成电路和光纤阵列之间形成保护层,其中,保护层围绕部分光纤阵列的光导。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于日月光半导体制造股份有限公司,未经日月光半导体制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110864571.X/2.html,转载请声明来源钻瓜专利网。