[发明专利]芯片封装结构的制作方法

说明书

本发明提供了一种芯片封装结构的制作方法，包括：提供塑封中间体，塑封中间体包括至少一个裸片以及包覆裸片的塑封层；裸片包括位于活性面的若干焊盘，焊盘暴露在塑封层的正面；在塑封层的正面与背面中的一个上整面形成导电层；经塑封层的正面与背面中的另一个在塑封层内形成通孔，以导电层为供电层进行电镀工艺，填充通孔形成导电插塞；导电插塞包括相对的第一端与第二端，第一端与导电层连接；至少在导电插塞的第二端形成第一导电结构；图形化导电层形成第二导电结构。一方面，整面形成的导电层导电性能可靠，以导电层作为电镀深通孔的供电层时，电镀金属填充效果佳；另一方面，该导电层可经图形化形成导电结构，提高芯片封装结构的集成度。

技术领域

本发明涉及半导体技术领域，尤其涉及一种芯片封装结构的制作方法。

背景技术

近年来，随着电路集成技术的不断发展，电子产品越来越向小型化、智能化、高集成度、高性能以及高可靠性方向发展。

芯片封装结构中，一般可以通过两面布线工艺提高产品的集成度。然而，芯片封装结构的可靠性测试中，发现封装产品的良率较低。

发明内容

本发明的发明目的是提供一种芯片封装结构的制作方法，以提高产品良率。

为实现上述目的，本发明提供一种芯片封装结构的制作方法，包括：

提供塑封中间体，所述塑封中间体包括至少一个裸片以及包覆所述裸片的塑封层；所述塑封层包括相对的正面与背面，所述裸片包括位于活性面的若干焊盘，所述焊盘暴露在所述塑封层的正面；

在所述塑封层的正面与背面中的一个上整面形成导电层；经所述塑封层的正面与背面中的另一个在所述塑封层内形成通孔，以所述导电层为供电层进行电镀工艺，填充所述通孔形成导电插塞；所述导电插塞包括相对的第一端与第二端，所述第一端与所述导电层连接；

至少在所述导电插塞的第二端形成第一导电结构；

图形化所述导电层形成第二导电结构。

可选地：

所述导电层整面形成在所述塑封层的背面上；经所述塑封层的正面在所述塑封层内形成通孔；所述第一导电结构为第一再分布层，所述第一再分布层形成在所述导电插塞的第二端、所述焊盘以及所述塑封层的正面上，至少电连接所述导电插塞与所述焊盘；

所述第二导电结构为导电凸块，所述导电凸块电连接所述导电插塞，所述导电凸块为所述芯片封装结构的对外电连接端。

可选地：

所述导电层整面形成在所述塑封层的背面上；经所述塑封层的正面在所述塑封层内形成通孔；所述第一导电结构为第一再分布层，所述第一再分布层形成在所述导电插塞的第二端、所述焊盘以及所述塑封层的正面上，至少电连接所述导电插塞与所述焊盘；

所述第二导电结构为第二再分布层，所述第二再分布层电连接所述导电插塞；

所述制作方法还包括：在所述第一再分布层或所述第二再分布层上形成导电凸块，所述导电凸块为所述芯片封装结构的对外电连接端。

可选地：

所述导电层整面形成在所述塑封层的正面上，所述导电层电连接所述焊盘；经所述塑封层的背面在所述塑封层内形成通孔；所述第一导电结构为第二再分布层，所述第二再分布层形成在所述导电插塞的第二端与所述塑封层的背面上，电连接所述导电插塞；

所述第二导电结构为第一再分布层，所述第一再分布层至少电连接所述导电插塞与所述焊盘；

所述制作方法还包括：在所述第一再分布层或所述第二再分布层上形成导电凸块，所述导电凸块为所述芯片封装结构的对外电连接端。

可选地：