[发明专利]一种基于FPGA的多片高速DAC同步系统

权利要求书

1.一种基于FPGA的多片高速DAC同步系统，其特征在于，包括：同步检测模块、DAC复位模块、数据相位调整模块、采样时钟产生模块和若干片高速DAC器件；其中，同步检测模块、DAC复位模块和数据相位调整模块设置在FPGA芯片上；

同步检测模块，用于对若干片高速DAC器件进行同步性检测，根据同步性检测结果，生成并输出复位使能信号；以及，生成并输出相位调整信号；

DAC复位模块，用于接收同步检测模块输出的复位使能信号，对复位信号RST进行相位调整，得到相位调整后的复位信号，将相位调整后的复位信号输出至各高速DAC器件；

数据相位调整模块，用于接收同步检测模块输出的相位调整信号，根据相位调整信号对各高速DAC器件的输入数据进行相位调整，得到相位调整后的输入数据；

采样时钟产生模块，用于产生各高速DAC器件的采样时钟和FPGA的数据时钟；

高速DAC器件，用于在DAC复位模块输出的相位调整后的复位信号的驱动下进行复位；以及，在采样时钟产生模块输出的采样时钟控制下，对相位调整后的输入数据进行数模转换后输出。

2.根据权利要求1所述的基于FPGA的多片高速DAC同步系统，其特征在于，高速DAC器件，还用于接收同步检测模块输出的IDC信号，根据的IDC信号进行检测，输出STVF信号和HTVF信号；其中，STVF信号为采样建立时间标志信号，HTVF信号为采样保持时间标志信号。

3.根据权利要求2所述的基于FPGA的多片高速DAC同步系统，其特征在于，同步检测模块在对若干片高速DAC器件进行同步性检测，根据同步性检测结果，生成并输出复位使能信号时，包括：

(1)产生IDC信号，将IDC信号输出至各高速DAC器件；其中，IDC信号为采样基准信号；

(2)接收各高速DAC器件返回的STVF信号和HTVF信号；

(3)确定各高速DAC器件返回的STVF信号和HTVF信号的判决结果，并记录各判决结果对应的IDC信号的相位；

(4)对IDC信号的相位进行步进调整，并重复(1)～(3)，直至IDC信号的相位遍历了高速DAC器件输入数据的一个数据周期以上；

(5)获取正确相位范围，根据正确相位范围判断各高速DAC器件的同步性，得到高速DAC器件的同步性检测结果；其中，正确相位范围为：STVF信号和HTVF信号均正确时IDC信号的相位范围；

(6)根据同步性检测结果，生成并输出复位使能信号。

4.根据权利要求3所述的基于FPGA的多片高速DAC同步系统，其特征在于，当STVF信号和HTVF信号均正确，且STVF信号和HTVF信号对应的IDC信号的相位位于正确相位范围内时，确定各高速DAC器件同步；否则，确定各高速DAC器件不同步。

5.根据权利要求4所述的基于FPGA的多片高速DAC同步系统，其特征在于，当确定各高速DAC器件不同步时，生成并输出复位使能信号。

6.根据权利要求3所述的基于FPGA的多片高速DAC同步系统，其特征在于，确定各高速DAC器件返回的STVF信号和HTVF信号的判决结果，包括：

当STVF信号为低电平时，确定STVF信号正确；当STVF信号为高电平，确定STVF信号错误；

当HTVF信号为低电平时，确定HTVF信号正确；当HTVF信号为高电平时，确定HTVF信号错误。

7.根据权利要求3所述的基于FPGA的多片高速DAC同步系统，其特征在于，DAC复位模块在对复位信号RST进行相位调整，得到相位调整后的复位信号，将相位调整后的复位信号输出至各高速DAC器件时，包括：

采样步进方式调整复位信号RST的相位；

将相位调整后的复位信号输出至各高速DAC器件。