[发明专利]一种基于FPGA的多片高速DAC同步系统

说明书

本发明公开了一种基于FPGA的多片高速DAC同步系统，包括：同步检测模块，用于对若干片高速DAC器件进行同步性检测，根据同步性检测结果，生成并输出复位使能信号；以及，生成并输出相位调整信号；DAC复位模块，用于复位信号RST的产生与相位调整；数据相位调整模块，用于根据相位调整信号对各高速DAC器件的输入数据进行相位调整；采样时钟产生模块，用于产生各高速DAC器件的采样时钟和FPGA的数据时钟；高速DAC器件，用于在相位调整后的复位信号的驱动下进行复位；以及，在采样时钟控制下，对相位调整后的输入数据进行数模转换后输出。本发明实现了多片高速DAC器件的快速同步，实时保证高速DAC器件对输入数据的正确采样。

技术领域

本发明属于卫星数据处理与传输技术领域，尤其涉及一种基于FPGA的多片高速DAC同步系统。

背景技术

为充分利用频率资源，提高有限频带带宽的数据速率和频谱利用率，需要使用高阶调制方式和数字成型滤波技术，并使用多通道同时传输射频信号。高速DAC器件将完成关键的数字/模拟转换功能，在工程实现时，需要使多片高速DAC同时进行数字/模拟转换，如何保证多片高速DAC的同步成为了关键问题，其同步性能直接影响调制性能。

发明内容

本发明的技术解决问题：克服现有技术的不足，提供一种基于FPGA的多片高速DAC同步系统，根据高速DAC器件的同步性检测结果实现对复位信号和输入数据相位的动态调整，使多片高速DAC器件能够快速同步，实时保证高速DAC器件对输入数据的正确采样，可适用于星载编码调制器等需要使多片高速DAC器件输入输出同步的设计中。

为了解决上述技术问题，本发明公开了一种基于FPGA的多片高速DAC同步系统，包括：同步检测模块、DAC复位模块、数据相位调整模块、采样时钟产生模块和若干片高速DAC器件；其中，同步检测模块、DAC复位模块和数据相位调整模块设置在FPGA芯片上；

同步检测模块，用于对若干片高速DAC器件进行同步性检测，根据同步性检测结果，生成并输出复位使能信号；以及，生成并输出相位调整信号；

DAC复位模块，用于接收同步检测模块输出的复位使能信号，对复位信号RST进行相位调整，得到相位调整后的复位信号，将相位调整后的复位信号输出至各高速DAC器件；

数据相位调整模块，用于接收同步检测模块输出的相位调整信号，根据相位调整信号对各高速DAC器件的输入数据进行相位调整，得到相位调整后的输入数据；

采样时钟产生模块，用于产生各高速DAC器件的采样时钟和FPGA的数据时钟；

高速DAC器件，用于在DAC复位模块输出的相位调整后的复位信号的驱动下进行复位；以及，在采样时钟产生模块输出的采样时钟控制下，对相位调整后的输入数据进行数模转换后输出。

在上述基于FPGA的多片高速DAC同步系统中，高速DAC器件，还用于接收同步检测模块输出的IDC信号，根据的IDC信号进行检测，输出STVF信号和HTVF信号；其中，STVF信号为采样建立时间标志信号，HTVF信号为采样保持时间标志信号。

在上述基于FPGA的多片高速DAC同步系统中，同步检测模块在对若干片高速DAC器件进行同步性检测，根据同步性检测结果，生成并输出复位使能信号时，包括：

(1)产生IDC信号，将IDC信号输出至各高速DAC器件；其中，IDC信号为采样基准信号；

(2)接收各高速DAC器件返回的STVF信号和HTVF信号；

(3)确定各高速DAC器件返回的STVF信号和HTVF信号的判决结果，并记录各判决结果对应的IDC信号的相位；

(4)对IDC信号的相位进行步进调整，并重复(1)～(3)，直至IDC信号的相位遍历了高速DAC器件输入数据的一个数据周期以上；