[发明专利]基于延时的数字测试码型生成方法

权利要求书

1.基于延时的数字测试码型生成方法，其特征在于，包括以下步骤：

步骤一：测试向量抽象，将原始信号A的测试波形进行向量抽象，获得具有若干个周期波形原始信号A；

步骤二：测试码型合成，对原始信号A进行延迟处理，分别获得第一延迟信号B和第二延迟信号C，并对第一延迟信号B和第二延迟信号C进行逻辑运算生成具有时序边沿信息的脉冲信号D。

2.根据权利要求1所述的基于延时的数字测试码型生成方法，其特征在于，所述步骤二具体包括：在FPGA内，在单位周期T内，将原始信号A输入到输入输出延迟单元中，分别以延时时长t0和t1进行延迟处理，获得延时时长t0对应的第一延迟信号B和延时时长t1对应的第二延迟信号C，将第一延迟信号B和第二延迟信号C进行异或处理，获得脉宽为延时值的脉冲信号D；延时值为t1-t0。

3.根据权利要求2所述的基于延时的数字测试码型生成方法，其特征在于，所述步骤二还包括连续两个周期T1和T2的测试码型合成过程：在FPGA内，先生成与原始信号A逻辑生成原理相反的信号E，当信号A处于在第二周期T2的上升沿时，将信号E替换信号A作为原始信号输出，并分别以相同的延时时长t0和t1对信号E进行延迟处理，获得延时时长t0对应的第三延迟信号F和延时时长t1对应的第四延迟信号G，将第三延迟信号F和第四延迟信号G进行异或处理，获得脉宽为延时值的脉冲信号D。

4.根据权利要求2所述的基于延时的数字测试码型生成方法，其特征在于，所述步骤二还包括：操作信息和测试向量存储在DDR中，时序边沿信息存储在FPGA内部的RAM中。

5.根据权利要求1所述的基于延时的数字测试码型生成方法，其特征在于，所述步骤二中具有时序边沿信息的脉冲信号D具体为D0，D1，D2，D3的四个时序边沿信息的波形；其中，D0为信号开启沿，D1为数据开始沿，D2为数据返回沿，D3为信号关断沿。

6.根据权利要求5所述的基于延时的数字测试码型生成方法，其特征在于，所述步骤二还包括：将信号开启沿D0和信号关断沿D3作为一个信号开关组合，采用开关信号控制；数据开始沿D1和数据返回沿D2作为一个数据输出组合，利用波形信号来实现；当开关处于打开状态时，输出数据逻辑状态，输出电平为预设的高低电平值，输出波形的边沿分别为开关信号和波形信号的边沿。