[发明专利]基于延时的数字测试码型生成方法

说明书

本发明公开了基于延时的数字测试码型生成方法，包括以下步骤：一：测试向量抽象，将原始信号A的测试波形进行向量抽象，获得具有若干个周期波形原始信号A；二：测试码型合成，对原始信号A进行延迟处理，分别获得第一延迟信号B和第二延迟信号C，并对第一延迟信号B和第二延迟信号C进行逻辑处理生成脉冲信号D。本发明能满足数字IC的工作频率要求，同时可以提高在数字IC支持的范围内测试码型的生成速度，节约了测试时间，可产生最高200Mbps，边沿定位分辨率最高39ps的数字测试码型，为精确控制发送的测试向量提供了保证，有利于更为合理地指定测试方案、编写测试向量。

技术领域

本发明涉及数据域测试领域，尤其涉及一种集成电路测试中，用硬件方法实现边沿可调整的数字测试码型的方法。

背景技术

集成电路（IC）测试是保证集成电路性能、质量的关键手段之一，其主要通过专门的集成电路测试系统以及其他辅助设备来实现。测试系统由计算机软件控制，各个硬件模块按照指令运行在合适的状态。在数字IC测试过程中，计算机下发测试指令以及相关信息，测试过程由数字通道模块产生测试的码型、将采集的结果和预先设定的期望进行比较，做出pass或fail的判断。

随着数字IC测试产业的不断发展，对测试码型的速度和分辨率的要求也不断提高，并且需要二者兼顾。一方面随着数字IC的工作频率逐渐提高，测试码型需要满足数字IC的工作频率要求，另一方面在数字IC支持的范围内测试码型的速度将会极大地影响整体测试的速度，节约测试时间。测试码型的边沿定位分辨率决定了对于测试码型边沿的控制精度，更小的边沿定位分辨率与更高的边沿定位精度，为精确控制发送的测试向量提供了保证，有利于更为合理地指定测试方案、编写测试向量。

如申请号为CN201711299365.9的专利申请公开了一种脉冲码型发生器，其包括开关电源、定时电路、控制电路、延迟电路和输出电路；其中，开关电源用于为其它各个电路提供电源；控制电路用于控制其它各个电路模块工作，以及通过外设完成参数设定；定时电路用于产生脉冲信号和定时控制，延迟电路用于对定时电路产生的脉冲信号延迟宽度进行微调；输出电路用于对脉冲信号进行边沿调节、增益控制以及输出放大。但是该方案不能分别控制开关信号和波形信号的生成，在边沿定位分辨率和边沿定位精度还有待进一步提高。

如申请号为CN201711299365.9的专利申请公开了一种脉冲码型发生器，其包括开关电源、定时电路、控制电路、延迟电路和输出电路；其中，开关电源用于为其它各个电路提供电源；控制电路用于控制其它各个电路模块工作，以及通过外设完成参数设定；定时电路用于产生脉冲信号和定时控制，延迟电路用于对定时电路产生的脉冲信号延迟宽度进行微调；输出电路用于对脉冲信号进行边沿调节、增益控制以及输出放大。该方案虽然也能对脉冲信号进行边沿调节，但在调节过程中没有采用测试波形抽象的方式来进行调节处理，获得的测试码型分辨率还有待进一步提高。

发明内容

本发明的目的在于克服现有技术的不足，提供基于延时的数字测试码型生成方法，利用FPGA内部延时资源与逻辑资源，实现了高分辨率数字测试码型生成，基于本方法可产生最高200Mbps，边沿定位分辨率最高39ps的数字测试码型。

本发明的目的是通过以下技术方案来实现的：

基于延时的数字测试码型生成方法，包括以下步骤：

步骤一：测试向量抽象，将原始信号A的测试波形进行向量抽象，获得具有若干个周期波形原始信号A；

步骤二：测试码型合成，对原始信号A进行延迟处理，分别获得第一延迟信号B和第二延迟信号C，并对第一延迟信号B和第二延迟信号C进行逻辑运算生成具有时序边沿信息的脉冲信号D。

具体的，步骤二具体包括：在FPGA内，在单位周期T内，将原始信号A输入到输入输出延迟单元中，分别以延时时长t0和t1进行延迟处理，获得延时时长t0对应的第一延迟信号B和延时时长t1对应的第二延迟信号C，将第一延迟信号B和第二延迟信号C进行异或处理，获得脉宽为延时值的脉冲信号D；延时值为t1-t0。