[发明专利]低功耗验证方法、装置、电子设备及存储介质

说明书

本申请提出一种低功耗验证方法、装置、电子设备及存储介质，其中方法包括：确定系统级芯片的寄存器传输级RTL模型以及低功耗模式下的控制逻辑测试用例；按照控制逻辑测试用例以及RTL模型，对系统级芯片进行RTL仿真阶段的仿真验证；在RTL仿真阶段验证成功时，根据RTL模型生成系统级芯片的统一电源格式UPF模型，按照控制逻辑测试用例以及UPF模型对系统级芯片进行RTL+UPF仿真阶段的仿真；在RTL+UPF仿真阶段验证成功时，根据UPF模型生成系统级芯片的PG网表，按照控制逻辑测试用例以及PG网表对系统级芯片进行PG网表仿真阶段的仿真，以确定在PG网表仿真阶段是否验证成功。该方法能够单独对RTL进行验证，解决低功耗验证盲点，降低调试RTL的复杂度。

技术领域

本申请涉及计算机技术领域，尤其涉及一种低功耗验证方法、装置、电子设备及存储介质。

背景技术

随着大规模集成电路芯片工艺的进步，伴随着芯片面积减小，对芯片功耗要求更严格。低功耗设计能够根据芯片场景，有效降低功耗，低功耗验证已发展成为芯片验证的独立分支。

相关技术中，在低功耗验证中对芯片整体的低功耗进行验证，低功耗验证存在盲点。

发明内容

本申请的目的旨在至少在一定程度上解决上述技术中的技术问题之一。

本申请提出一种低功耗验证方法，以实现单独对寄存器传输级(register-transfer level，简称RTL)进行验证，解决低功耗验证盲点，降低调试RTL的复杂度。

本申请第一方面实施例提出了一种低功耗验证方法，包括：确定系统级芯片的寄存器传输级RTL模型以及低功耗模式下的控制逻辑测试用例；按照所述控制逻辑测试用例以及所述RTL模型，对所述系统级芯片进行RTL仿真阶段的仿真验证，以确定在RTL仿真阶段是否验证成功；在RTL仿真阶段验证成功时，根据所述RTL模型生成所述系统级芯片的统一电源格式UPF(Unified Power Format)模型，按照所述控制逻辑测试用例以及所述UPF模型对所述系统级芯片进行RTL+UPF仿真阶段的仿真，以确定在RTL+UPF仿真阶段是否验证成功；在RTL+UPF仿真阶段验证成功时，根据所述UPF模型生成所述系统级芯片的PG网表，按照所述控制逻辑测试用例以及所述PG网表对所述系统级芯片进行PG网表仿真阶段的仿真，以确定在PG网表仿真阶段是否验证成功。

本申请实施例的低功耗验证方法，通过确定系统级芯片的寄存器传输级RTL模型以及低功耗模式下的控制逻辑测试用例；按照控制逻辑测试用例以及RTL模型，对系统级芯片进行RTL仿真阶段的仿真验证，以确定在RTL仿真阶段是否验证成功；在RTL仿真阶段验证成功时，根据RTL模型生成系统级芯片的统一电源格式UPF模型，按照控制逻辑测试用例以及UPF模型对系统级芯片进行RTL+UPF仿真阶段的仿真，以确定在RTL+UPF仿真阶段是否验证成功；在RTL+UPF仿真阶段验证成功时，根据UPF模型生成系统级芯片的PG网表，按照控制逻辑测试用例以及PG网表对系统级芯片进行PG网表仿真阶段的仿真，以确定在PG网表仿真阶段是否验证成功。该方法能够单独对RTL进行验证，解决低功耗验证盲点，降低调试RTL的复杂度。

可选地，所述控制逻辑测试用例包括：低功耗模式下各个电源域对应的测试用例；所述按照所述控制逻辑测试用例以及所述RTL模型，对所述系统级芯片进行RTL仿真阶段的仿真验证，包括：针对每个电源域，按照所述电源域对应的测试用例控制所述RTL模型中寄存器的输入数值，以获取所述RTL模型中各个电路单元的实际输出值；将各个电路单元的实际输出值与所述各个电路单元在所述输入数值下的理论输出范围进行比对，确定在RTL仿真阶段是否验证成功。

可选地，所述针对每个电源域，按照所述电源域对应的测试用例控制所述RTL模型中寄存器的输入数值，以获取所述RTL模型中各个电路单元的实际输出值，包括：针对每个电源域，按照所述电源域对应的测试用例控制所述RTL模型中寄存器的输入数值，进行仿真过程；在仿真过程中调用所述RTL模型中各个电路单元，以获取所述各个电路单元在仿真过程中的实际输出值。