[发明专利]半导体器件及其制造方法

说明书

提供具有优化的Ge‑Si界面的光学传感器的方法和结构包括提供具有像素区域和逻辑区域的衬底。在一些实施例中，该方法还包括在像素区域内形成沟槽。在各个示例中，并且在形成沟槽之后，该方法还包括沿着沟槽的侧壁和底面形成掺杂半导体层。在一些实施例中，该方法还包括在沟槽内和掺杂半导体层上方形成锗层。在一些示例中，并且在形成锗层之后，该方法还包括在锗层内形成光学传感器。本发明的实施例还涉及半导体器件及其制造方法。

技术领域

本发明的实施例涉及半导体器件及其制造方法。

背景技术

电子工业经历了对更小和更快的电子器件的不断增长的需求，该电子器件同时能够支持更大数量的日益复杂和精密的功能。因此，在半导体工业中存在制造低成本、高性能和低功率集成电路(IC)的持续趋势。迄今为止，这些目标在很大程度上是通过按比例缩小半导体IC尺寸(例如，最小部件尺寸)来实现的，从而提高生产效率并且降低相关成本。然而，这种缩放也引起了半导体制造工艺的增加的复杂性。因此，实现半导体IC和器件的持续进步需要半导体制造工艺和技术的类似进步。

作为一个示例，半导体传感器广泛用于各种应用以测量物理、化学、生物和环境参数。一些特定类型的半导体传感器包括气体传感器、压力传感器、温度传感器和光学图像传感器等。在光学图像传感器中，暗电流是影响器件性能和可靠性的主要问题。暗电流是在没有光的情况下流动的电流，可以更通常地描述为存在于光学图像传感器中的漏电流。在至少一些情况下，光学图像传感器中使用的各个半导体层之间的界面质量差可能会导致显著的暗电流。

因此，现有工艺并未证明在所有方面都完全令人满意。

发明内容

本发明的实施例提供了一种制造半导体器件的方法，包括：提供包括像素区域和逻辑区域的衬底；在所述像素区域内形成沟槽；在形成所述沟槽之后，沿着所述沟槽的侧壁和底面形成掺杂半导体层；在所述沟槽内和所述掺杂半导体层上方形成锗层；以及在形成所述锗层之后，在所述锗层内形成光学传感器。

本发明的另一实施例提供了一种制造半导体器件的方法，包括：提供衬底；在所述衬底上方形成锗层；在形成所述锗层之后，沿着所述锗层的底部形成掺杂层，其中，形成所述掺杂层包括对所述锗层执行离子注入工艺；以及在形成所述掺杂层之后，在所述锗层内形成光学传感器。

本发明的又一实施例提供了一种半导体器件，包括：硅(Si)衬底，包括像素区域和与所述像素区域相邻的逻辑区域；锗(Ge)层，形成在沟槽中，所述沟槽位于设置在所述像素区域内的所述硅衬底内，其中，沿着所述沟槽的侧壁和底面限定Ge-Si界面，并且其中，传感器设置在所述锗层内；以及掺杂区域，靠近所述Ge-Si界面设置，其中，所述掺杂区域阻止所述硅衬底内的电子进入所述锗层。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1、图10、图18、图26、图33、图42、图50和图58示出了根据一些实施例的制造包括Ge基光学传感器的半导体器件的各种方法；

图2、图3、图4、图5、图6、图7、图8和图9是根据图1的方法的一个或多个步骤制造的示例性器件的截面图；

图11、图12、图13、图14、图15、图16和图17是根据图10的方法的一个或多个步骤制造的示例性器件的截面图；

图19、图20、图21、图22、图23、图24和图25是根据图18的方法的一个或多个步骤制造的示例性器件的截面图；

图27、图28、图29、图30、图31和图32是根据图26的方法的一个或多个步骤制造的示例性器件的截面图；

图34、图35、图36、图37、图38、图39、图40和图41是根据图33的方法的一个或多个步骤制造的示例性器件的截面图；