[发明专利]一种适用于低电压的带隙基准修调电路

权利要求书

1.一种适用于低电压的带隙基准修调电路，其特征在于，包括：

带隙基准修调电路，与输入电源VDD连接，用以产生基准电压VREF、分压VBER、控制电压信号VBP和控制电压信号VBN；

振荡器电路，与所述输入电源VDD和带隙基准修调电路分别连接，用以根据基准电压VREF和分压VBER产生一个时钟信号CLK；

电压侦测电路，用以根据输入电源VDD和基准电压VREF对所述输入电源VDD的电压进行侦测，并在所述输入电源VDD的电压低于设定阈值范围时，输出高电平的使能信号EN；

电荷泵电路，与电压侦测电路和振荡器电路分别连接，用以根据所述时钟信号CLK和使能信号EN对输入电源VDD进行升压，并获得升压后的电源VCC；

逻辑电路，与输入电源VDD、电源VCC和带隙基准修调电路分别连接，用以接收所述控制电压信号VBP和控制电压信号VBN，并根据控制电压信号VBP和控制电压信号VBN输出修调信号，当所述输入电源VDD在设定阈值以上时，所述修调信号中的高电平为电源VDD，当所述输入电源VDD的电压低于设定阈值范围时，所述修调信号中的高电平为电源VCC，所述带隙基准修调电路根据所述修调信号调整基准电压值VREF。

2.根据权利要求1所述的适用于低电压的带隙基准修调电路，其特征在于，所述带隙基准修调电路包括依次连接的启动电路、带隙基准电路和修调电路RT，所述带隙基准电路包括由PMOS晶体管P11、NMOS晶体管N11、电阻R11、双极PNP晶体管Q11、PMOS晶体管P12、NMOS晶体管N12、双极PNP晶体管Q12组成Widllar电流偏置电路，还包括源极与输入电源VDD连接的PMOS晶体管P13，所述PMOS晶体管P13的漏极依次与修调电路RT、电阻R12和电阻R13串联，所述电阻R13与双极PNP晶体管Q13的发射极连接，所述双极PNP晶体管Q13的集电极和基极均接地，所述基准电压VREF产生于PMOS晶体管P13的漏极与修调电路RT之间，所述分压VBER产生于电阻R12和电阻R13之间。

3.根据权利要求2所述的适用于低电压的带隙基准修调电路，其特征在于，所述修调电路RT包括若干修调电阻，每一修调电阻的两端均并联有一PMOS晶体管和一NMOS晶体管，所述PMOS晶体管和NMOS晶体管的栅极分别与逻辑电路连接。

4.根据权利要求3所述的适用于低电压的带隙基准修调电路，其特征在于，所述逻辑电路包括若干修调逻辑驱动电路，每一修调逻辑驱动电路连接有电源切换电路，所述电源切换电路包括源极分别与电源VCC连接的PMOS晶体管P25和PMOS晶体管P26，所述PMOS晶体管P25和PMOS晶体管P26的栅极分别与PMOS晶体管P26和PMOS晶体管P25的漏极连接，所述PMOS晶体管P25和PMOS晶体管P26的漏极分别与NMOS晶体管N25和NMOS晶体管N26的漏极分别连接，所述NMOS晶体管N25和NMOS晶体管N26的源极均接地，且其栅极分别与修调逻辑驱动电路连接。

5.根据权利要求1所述的适用于低电压的带隙基准修调电路，其特征在于，所述电压侦测电路包括一端与输入电源VDD连接的电阻R41，所述电阻R41的另一端与电阻R42的一端和比较器CMP41的第一输入端连接，所述电阻R42的另一端接地，所述比较器CMP41第二输入端用于接入基准电压VREF，当输入电源VDD与基准电压VREF之差在设定阈值范围内时，所述比较器CMP41输出高电平的使能信号EN。