[发明专利]栅极驱动电路及显示面板

权利要求书

1.一种栅极驱动电路，其特征在于，包括：级联的多个栅极驱动单元，每个所述栅极驱动单元包括下拉模块，所述下拉模块包括：第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管和第六薄膜晶体管，m和n为正整数，且n大于2m，其中，

所述第一薄膜晶体管的栅极和漏极连接第n-2m级栅极驱动信号输出端，所述第一薄膜晶体管的源极连接第一节点；

所述第二薄膜晶体管的栅极连接第二节点，所述第二薄膜晶体管的源极连接恒压低电位输出端，所述第二薄膜晶体管的漏极连接所述第二节点；

所述第三薄膜晶体管的栅极连接第n+m条时钟信号输出端，所述第三薄膜晶体管的源极连接所述恒压低电位输出端，所述第三薄膜晶体管的漏极连接所述第一节点；

所述第四薄膜晶体管的栅极连接所述第一节点，所述第四薄膜晶体管的源极连接所述恒压低电位输出端，所述第四薄膜晶体管的漏极连接第n级栅极驱动信号输出端；

所述第五薄膜晶体管的栅极连接第n+m条时钟信号输出端，所述第五薄膜晶体管的源极连接所述恒压低电位输出端，所述第五薄膜晶体管的漏极连接所述第一节点；

所述第六薄膜晶体管的栅极连接所述第一节点，所述第六薄膜晶体管的源极连接所述恒压低电位输出端，所述第六薄膜晶体管的漏极连接所述第二节点。

2.如权利要求1所述的栅极驱动电路，其特征在于，每个所述栅极驱动单元还包括复位模块，所述复位模块包括第七薄膜晶体管和第八薄膜晶体管，其中：

所述第七薄膜晶体管的栅极和所述第八薄膜晶体管的栅极连接复位信号输出端，所述第七薄膜晶体管的源极和所述第八薄膜晶体管的源极连接所述恒压低电位输出端，所述第七薄膜晶体管的漏极连接所述第一节点，所述第八薄膜晶体管的漏极连接所述第二节点。

3.如权利要求1所述的栅极驱动电路，其特征在于，每个所述栅极驱动单元还包括上拉控制模块，所述上拉控制模块包括第九薄膜晶体管和第十薄膜晶体管，其中：

所述第九薄膜晶体管的栅极连接第n-m级栅极驱动信号输出端，所述第九薄膜晶体管的源极连接正向扫描信号输出端，所述第九薄膜晶体管的漏极连接所述第二节点；

所述第十薄膜晶体管的栅极连接第n+m级栅极驱动信号输出端，所述第十薄膜晶体管的源极连接反向扫描信号输出端，所述第十薄膜晶体管的漏极连接所述第二节点。

4.如权利要求1所述的栅极驱动电路，其特征在于，每个所述栅极驱动单元还包括上拉模块，所述上拉模块包括第十一薄膜晶体管T11，其中：

所述第十一薄膜晶体管的栅极连接所述第一节点，所述第十一薄膜晶体管的源极连接第n条时钟信号输出端，所述第十一薄膜晶体管的漏极连接所述第n级栅极驱动信号输出端。

5.如权利要求4所述的栅极驱动电路，其特征在于，所述上拉模块还包括自举电容，所述自举电容的第一端连接所述第一节点，所述自举电容的第二端连接所述第n条时钟信号输出端。

6.如权利要求1所述的栅极驱动电路，其特征在于，每个所述栅极驱动单元还包括栅极开启模块，所述栅极开启模块包括第十二薄膜晶体管，所述第十二薄膜晶体管的栅极和漏极均连接第一全局控制信号输出端，所述第十二薄膜晶体管的源极连接所述第n级栅极驱动信号输出端。

7.如权利要求1所述的栅极驱动电路，其特征在于，每个所述栅极驱动单元还包括栅极关闭模块，所述栅极关闭模块包括第十三薄膜晶体管，所述第十三薄膜晶体管的栅极连接第二全局控制信号输出端，所述第十三薄膜晶体管的源极连接所述恒压低电位输出端，所述第十三薄膜晶体管的漏极连接所述第一节点。

8.如权利要求3所述的栅极驱动电路，其特征在于，所述正向扫描信号和所述反向扫描信号为反相信号。

9.如权利要求1所述的栅极驱动电路，其特征在于，采用双边驱动方式或单边驱动方式。

10.一种显示面板，其特征在于，包括权利要求1-9任一项所述的栅极驱动电路。