[发明专利]半导体封装装置及其制造方法在审
| 申请号： | 202110885963.4 | 申请日： | 2021-08-03 |
| 公开（公告）号： | CN113725171A | 公开（公告）日： | 2021-11-30 |
| 发明（设计）人： | 吕文隆 | 申请（专利权）人： | 日月光半导体制造股份有限公司 |
| 主分类号： | H01L23/31 | 分类号： | H01L23/31;H01L25/065;H01L23/498;H01L21/48;H01L21/56 |
| 代理公司： | 北京植德律师事务所 11780 | 代理人： | 唐华东 |
| 地址： | 中国台湾高雄*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体 封装 装置 及其 制造 方法 | ||
1.一种半导体封装装置，包括：
线路层，具有第一表面，所述线路层包括导电迹线，所述导电迹线至少部分在所述第一表面露出；
保护层，设置于所述第一表面并接触所述导电迹线，所述保护层的热膨胀系数小于所述导电迹线的热膨胀系数。
2.根据权利要求1所述的装置，其中，所述装置还包括：
第一芯片和第二芯片，设置于所述第一表面，所述第一芯片经所述导电迹线电连接所述第二芯片。
3.根据权利要求2所述的装置，其中，
所述第一芯片主动面或非主动面朝向所述第一表面设置；
所述第二芯片主动面或非主动面朝向所述第一表面设置。
4.根据权利要求1所述的装置，其中，所述线路层还包括介电层，所述导电迹线设置于所述介电层上；
所述保护层与所述导电迹线的接触面积大于所述介电层与所述导电迹线的接触面积。
5.根据权利要求1所述的装置，其中，所述第一表面设置有凹槽，所述导电迹线至少部分设置于所述凹槽底部并经所述凹槽在所述第一表面露出；
所述保护层至少部分设置于所述凹槽。
6.根据权利要求1所述的装置，其中，所述保护层包覆所述导电迹线。
7.根据权利要求1所述的装置，其中，所述保护层包括底部填充胶。
8.根据权利要求1所述的装置，其中，所述装置还包括：
封装材，设置于所述第一表面，包覆所述第一芯片和所述第二芯片。
9.根据权利要求8所述的装置，其中，所述第一芯片的非主动面和/或所述第二芯片的非主动面与所述封装材的上表面基本共面。
10.根据权利要求1所述的装置，其中，所述线路层具有与所述第一表面相对的第二表面；所述装置还包括：
电连接件，设置于所述第二表面。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于日月光半导体制造股份有限公司，未经日月光半导体制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202110885963.4/1.html，转载请声明来源钻瓜专利网。
