[发明专利]半导体封装装置及其制造方法

说明书

本公开涉及半导体封装装置及其制造方法，该半导体封装装置包括：线路层，具有第一表面，线路层包括导电迹线，导电迹线至少部分在第一表面露出；保护层，设置于第一表面并接触导电迹线，保护层的热膨胀系数小于导电迹线的热膨胀系数；通过在导电迹线的一侧设置热膨胀系数小于该导电迹线的保护层，以降低导电迹线破裂的风险。

技术领域

本公开涉及半导体封装技术领域，具体涉及半导体封装装置及其制造方法。

背景技术

衬底上扇出芯片(Fan Out Chip on Substrate，FOCoS)产品因各材料间的热膨胀系数不同，因此热循环过程中会有热应力产生，位于两个芯片之间的导电迹线所承受应力影响是受到本身材质与包围其周围材料之间的热膨胀系数之间差异而产生，即包围导电迹线的介电材料热膨胀系数大于导电迹线自身铜的热膨胀系数，在热循环过程中导电迹线容易因其所承受的张量应变(Strain)或称张形变(Elongation)而导致破裂。

发明内容

第一方面，本公开提供了一种半导体封装装置，包括：

线路层，具有第一表面，所述线路层包括导电迹线，所述导电迹线至少部分在所述第一表面露出；

保护层，设置于所述第一表面并接触所述导电迹线，所述保护层的热膨胀系数小于所述导电迹线的热膨胀系数。

在一些可选的实施方式中，所述装置还包括：

第一芯片和第二芯片，设置于所述第一表面，所述第一芯片经所述导电迹线电连接所述第二芯片。

在一些可选的实施方式中，所述第一芯片主动面或非主动面朝向所述第一表面设置。

在一些可选的实施方式中，所述第二芯片主动面或非主动面朝向所述第一表面设置。

在一些可选的实施方式中，所述线路层还包括介电层，所述导电迹线设置于所述介电层上；

所述保护层与所述导电迹线的接触面积大于所述介电层与所述导电迹线的接触面积。

在一些可选的实施方式中，所述第一表面设置有凹槽，所述导电迹线至少部分设置于所述凹槽底部并经所述凹槽在所述第一表面露出；

所述保护层至少部分设置于所述凹槽。

在一些可选的实施方式中，所述保护层包覆所述导电迹线。

在一些可选的实施方式中，所述保护层包括底部填充胶。

在一些可选的实施方式中，所述装置还包括：

封装材，设置于所述第一表面，包覆所述第一芯片和所述第二芯片。

在一些可选的实施方式中，所述第一芯片的非主动面和/或所述第二芯片的非主动面与所述封装材的上表面基本共面。

在一些可选的实施方式中，所述线路层具有与所述第一表面相对的第二表面；所述装置还包括：

电连接件，设置于所述第二表面。

第二方面，本公开提供了一种制造半导体封装装置的方法，包括：

提供线路层，所述线路层具有第一表面，所述线路层埋设有导电迹线；

经所述第一表面去除所述线路层的至少部分，以使所述导电迹线至少部分在所述第一表面露出；

在所述第一表面设置保护层，以使所述保护层接触所述导电迹线，所述保护层的热膨胀系数小于所述导电迹线的热膨胀系数。