[发明专利]半导体装置的制造方法

说明书

一种半导体装置的制造方法，包括在包含半导体鳍片结构的上方表面与侧边表面上方形成第一介电层。在设置于鳍片结构的上方表面上方的第一介电层的第一部分上形成遮罩层。遮罩层与第一介电层具有不同的材料组成。蚀刻设置于鳍片结构的侧边表面上的第一介电层的第二部分。遮罩层保护第一介电层的第一部分免受蚀刻。于遮罩层上方及鳍片结构的侧边表面上形成第二介电层。执行氧化制程以将遮罩层转换为介电材料，介电材料具有与第一介电层或第二介电层实质上相同的材料组成。介电材料与第一或第二介电层的剩余部分共同作为晶体管的栅极介电质。

技术领域

本公开是有关于一种半导体装置及其制造方法，特别是有关于具有顶厚侧窄的介电层的半导体装置及其制造方法。

背景技术

半导体集成电路(integrated circuit,IC)工业已经历了指数性的成长。技术在IC材料以及设计上的进步已产生了好几世代的IC，其中每一世代相较于先前世代都具有更小以及更复杂的电路。在IC的进化过程中，功能密度(即：每单位芯片面积的互连装置的数量)通常会增加，同时几何尺寸(即：使用制造制程所能创建的最小组件(或线段))则会降低。这种微缩(scaling down)通常通过增加生产效率以及减少相关成本的方式来提供益处。此种微缩亦增加了处理以及制造IC的复杂性。

举例来说，随着晶体管的栅极的尺寸在每个世代中持续微缩，在制造期间执行的蚀刻制程可能会导致非计划中的伤害，例如半导体鳍片结构高度的损失。这种鳍片高度的损失会降低装置性能或减少产量。不幸的是，因为半导体制造进入较小的技术节点，随着相邻的鳍片结构之间的间隔缩小，传统上用于防止或降低鳍片高度损失的方法可能变得越来越不切实际。

因此，尽管现行的半导体装置通常已足以满足其预期目的，但它们并非在所有方面都是令人完全满意的。

发明内容

本公开实施例提供一种半导体装置的制造方法。上述半导体装置的制造方法包括在包含一半导体材料的鳍片结构的上方表面与多个侧边表面上方，形成一第一介电层。在设置于鳍片结构的上方表面上方的第一介电层的第一部分上方，形成遮罩层。遮罩层与第一介电层具有不同的材料组成。蚀刻设置于鳍片结构的多个侧边表面上的第一介电层的多个第二部分。遮罩层保护第一介电层的第一部分免受蚀刻。在蚀刻之后，于遮罩层上方以及鳍片结构的多个侧边表面上方形成第二介电层。在第二介电层已被形成之后，执行氧化制程以将遮罩层转换为一介电材料，上述介电材料具有与第一介电层或第二介电层实质上相同的材料组成。介电材料与第一介电层以及第二介电层的多个剩余部分共同作为晶体管的栅极介电质。

本公开实施例提供一种半导体装置。上述半导体装置包括第一鳍片结构以及第二鳍片结构，每一者自一基板垂直地向外突出。第一鳍片结构以及第二鳍片结构的每一者包含一半导体材料。第一栅极介电质的第一部分设置于第一鳍片结构的侧边表面上方。第一栅极介电质的第一部分具有第一厚度。第一栅极介电质的第二部分设置于第一鳍片结构的顶部表面上方。第一栅极介电质的第二部分具有实质上大于第一厚度的第二厚度。第二栅极介电质设置于第二鳍片结构的侧边表面以及顶部表面上方。第二栅极介电质具有实质上均匀的厚度。第一栅极介电质的第二部分实质上厚于第二栅极介电质。第一栅极电极设置于第一栅极介电质的第一部分以及第二部分上方。第二栅极电极设置于第二栅极介电质上方。

附图说明

本公开的态样自后续实施方式及附图可更佳理解。须强调的是，依据产业的标准作法，各种特征并未按比例绘制。事实上，各种特征的尺寸可能任意增加或减少以清楚论述。亦须强调的是，所附图式仅显示了本公开的典型的实施例，且因此不应被视为是对范围的限制，因为本公开可均等地适用于其他实施例。

图1A显示FinFET装置的三维透视图。

图1B显示FinFET装置的俯视图。

图1C显示多重通道栅极全环(GAA)装置的三维透视图。

图2至图14是根据本公开实施例所示，半导体装置在多种制造阶段中的一系列截面图。