[发明专利]半导体存储器件及操作半导体存储器件的方法

权利要求书

1.一种半导体存储器件，包括：

存储单元阵列，所述存储单元阵列包括多个存储单元行，所述多个存储单元行中的每个存储单元行包括易失性存储单元；

纠错码引擎电路；

行故障检测器电路；以及

控制逻辑电路，所述控制逻辑电路被配置为控制所述纠错码引擎电路使其对所述多个存储单元行中的各个存储单元行执行多次错误检测操作，

其中，所述控制逻辑电路还被配置为控制所述行故障检测器电路使其执行以下操作：

存储与多个码字中的每个码字相关联的错误参数，所述多个码字中的每个码字在所述多次错误检测操作中被检测到至少一个错误，以及

累积均被检测到所述至少一个错误的多个缺陷存储单元行中的每个缺陷存储单元行的所述错误参数，并且

其中，所述行故障检测器电路被配置为基于所述错误参数的改变次数，判定在所述多个缺陷存储单元行中的每个缺陷存储单元行中是否发生行故障。

2.根据权利要求1所述的半导体存储器件，其中，所述纠错码引擎电路被配置为作为清理操作或正常读取操作的一部分对所述多个存储单元行执行所述多次错误检测操作，并且

其中，所述行故障检测器电路进一步被配置为，

当与所述多个缺陷存储单元行当中的一缺陷存储单元行相关联的所述错误参数的所述改变次数等于或大于参考值时，判定在该缺陷存储单元行中发生了所述行故障；以及

向外部存储器控制器发送指示发生了所述行故障的解码状态标志。

3.根据权利要求1所述的半导体存储器件，其中，

所述错误参数包括与所述多个码字中的每个码字相关联的校正子或列地址；并且

所述行故障检测器电路包括：

错误参数存储表，所述错误参数存储表被配置为将所述多个缺陷存储单元行的地址存储为错误地址，以及通过针对每个所述错误地址累积所述错误参数来存储所述错误参数；

地址比较器，所述地址比较器被配置为将通过当前错误检测操作获得的当前错误地址与通过先前错误检测操作获得的先前错误地址进行比较，以输出地址比较信号；以及

校正子比较器，所述校正子比较器被配置为将通过所述当前错误检测操作获得的当前校正子与通过所述先前错误检测操作获得的先前校正子进行比较，以输出校正子比较信号，并且

所述行故障检测器电路还被配置为基于所述地址比较信号和所述校正子比较信号选择性地将所述错误参数存储在所述错误参数存储表中，以及在所述错误参数存储表中记录所述改变次数。

4.根据权利要求3所述的半导体存储器件，其中：

所述错误参数包括与所述多个码字中的每个码字相关联的所述校正子；并且

所述行故障检测器电路进一步被配置为每当与所述多个缺陷存储单元行当中的第一缺陷存储单元行相关联的所述校正子的值在所述多次错误检测操作中的至少一部分错误检测操作中改变时，基于所述校正子比较信号增加所述改变次数。

5.根据权利要求3所述的半导体存储器件，其中：

所述错误参数包括与所述多个码字中的每个码字相关联的所述校正子；并且

所述行故障检测器电路进一步被配置为当与所述多个缺陷存储单元行当中的第一缺陷存储单元行相关联的所述校正子的值在所述多次错误检测操作中的每一次错误检测操作中保持不变时，基于所述校正子比较信号使所述改变次数保持不变。

6.根据权利要求3所述的半导体存储器件，其中，所述纠错码引擎电路还被配置为向所述行故障检测器电路提供与所述多个码字中的每个码字相关联的所述校正子。

7.根据权利要求3所述的半导体存储器件，其中：

所述错误参数包括与所述多个码字中的每个码字相关联的所述列地址；并且

所述行故障检测器电路进一步被配置为每当与所述多个缺陷存储单元行当中的第一缺陷存储单元行相关联的所述列地址在所述多次错误检测操作的至少一部分错误检测操作中改变时，基于所述地址比较信号增加所述改变次数。