[发明专利]半导体存储器件及操作半导体存储器件的方法

说明书

一种半导体存储器件包括存储单元阵列、纠错码(ECC)引擎电路、行故障检测器电路和控制逻辑电路。所述存储单元阵列包括多个存储单元行。所述控制逻辑电路控制所述ECC引擎电路以对每个所述存储单元行执行多次错误检测操作。所述控制逻辑电路控制所述行故障检测器电路使其通过累积多个缺陷存储单元行中的各个缺陷存储单元行的错误参数，来存储与在其中的每一者中检测到至少一个错误的多个码字中的每个码字相关联的所述错误参数。所述行故障检测器电路基于所述错误参数的改变次数，判定在所述多个缺陷存储单元行中的每个缺陷存储单元行中是否发生行故障。

相关申请的交叉引用

本申请要求于2020年11月4日向韩国知识产权局提交的韩国专利申请No.10-2020-0145769的优先权，其公开内容通过引用整体并入本文。

技术领域

示例实施例涉及存储器，并且更具体地涉及半导体存储器件及操作半导体存储器件的方法。

背景技术

半导体存储器件可以被分为诸如闪存器件的非易失性存储器件和诸如DRAM的易失性存储器件。DRAM的高速运行和成本效率使得DRAM可用于系统存储器。由于DRAM的制造设计规则的不断收缩(shrink)，DRAM中的存储单元的位错误可能会增加和/或DRAM的产率可能会下降。

发明内容

示例实施例可以提供更可靠的半导体存储器件。

示例实施例可以提供一种更可靠的操作半导体存储器件的方法。

根据本发明构思的至少一些示例实施例，一种半导体存储器件，包括：存储单元阵列，所述存储单元阵列包括多个存储单元行，所述多个存储单元行中的每个存储单元行包括易失性存储单元；纠错码(ECC)引擎电路；行故障检测器电路；以及控制逻辑电路，所述控制逻辑电路被配置为控制所述ECC引擎电路使其对所述多个存储单元行中的各个存储单元行执行多次错误检测操作，其中，所述控制逻辑电路还被配置为控制所述行故障检测器电路使其执行以下操作：存储与多个码字中的每个码字相关联的错误参数，所述多个码字中的每个码字在所述多次错误检测操作中被检测到至少一个错误，以及累积在其中的每一者中检测到所述至少一个错误的多个缺陷存储单元行中的每个缺陷存储单元行的所述错误参数，并且其中，所述行故障检测器电路被配置为基于所述错误参数的改变次数，判定在所述多个缺陷存储单元行中的每个缺陷存储单元行中是否发生行故障。

根据本发明构思的至少一些示例实施例，在一种操作半导体存储器件的方法中，所述半导体存储器件包括存储单元阵列，所述存储单元阵列包括多个存储单元行，所述多个存储单元行中的每个存储单元行包括多个易失性存储单元，纠错码(ECC)引擎对所述多个存储单元行中的每个存储单元行执行多次错误检测操作；行故障检测器通过累积在其中的每一者中检测到至少一个错误的多个缺陷存储单元行中的每个缺陷存储单元行的校正子和列地址，将多个码字中的每个码字相关联的所述校正子和所述列地址存储在错误参数存储表中，所述多个码字中的每个码字在所述多次错误检测操作中被检测到所述至少一个错误；以及所述行故障检测器基于所述错误参数存储表中存储的所述校正子或所述列地址的改变次数，判定所述多个缺陷存储单元行中的每个缺陷存储单元行中是否发生行故障。