[发明专利]半导体器件及其制造方法

说明书

公开了半导体器件及其制造方法。在该半导体器件中，当执行间隙填充工艺以填充有源图案之间的区域时，支撑图案可以用于固定有源图案的上部，因此，可以防止或减少有源图案弯曲或倒塌的可能性。因此，可以减少半导体器件的故障和/或提高半导体器件的可靠性。

技术领域

一些示例实施方式涉及半导体器件和/或制造半导体器件的方法，尤其涉及包括场效应晶体管的半导体器件和/或制造半导体器件的方法。

背景技术

半导体器件包括包含金属氧化物半导体场效应晶体管(MOSFET)的集成电路。为了满足对具有小图案尺寸和简化设计规则的半导体器件的日益增长的需求，MOSFET正在按比例缩小。MOSFET的按比例缩小可能导致半导体器件的工作性能的劣化。正在进行各种研究，以克服与半导体器件的按比例缩小相关的技术限制并实现高性能半导体器件。

发明内容

发明构思的一些示例实施方式提供了一种具有改进的可靠性的半导体器件及其制造方法。

根据发明构思的一些示例实施方式，一种半导体器件可以包括：具有多个沟槽的衬底；绝缘图案，覆盖所述多个沟槽的底表面和所述多个沟槽的内侧表面；和由所述多个沟槽限定的有源图案。有源图案在第一方向上彼此间隔开并且彼此平行，第一方向平行于衬底的顶表面，并且有源图案的相对最顶端中的至少一个具有阶梯式部分。

根据发明构思的一些示例实施方式，一种半导体器件可以包括：具有多个沟槽的衬底，所述多个沟槽包括具有彼此不同的宽度的第一沟槽和第二沟槽；由所述多个沟槽限定的有源图案；覆盖第一沟槽和第二沟槽中的每个的内表面的氧化物层；以及填充第二沟槽的氮化物层。有源图案的相对最顶端中的至少一个具有阶梯式部分，氧化物层插置在第二沟槽的内侧表面和氮化物层的侧表面之间，并且氧化物层插置在第二沟槽的底表面和氮化物层的底表面之间。

根据发明构思的一些示例实施方式，一种制造半导体器件的方法可以包括：在衬底中形成多个沟槽，所述多个沟槽限定了在所述多个沟槽之间的有源图案；形成保护层，以共形地覆盖有源图案的顶表面，并覆盖所述多个沟槽的底表面和所述多个沟槽的内侧表面；形成牺牲层以填充所述多个沟槽的剩余部分；形成支撑图案以覆盖保护层的一部分并覆盖牺牲层；在支撑图案和有源图案之间形成保护图案；去除牺牲层；填充下氧化物层，以填充所述多个沟槽中的从其去除了牺牲层的部分；去除支撑图案；以及形成上氧化物层以覆盖保护图案和下氧化物层。

附图说明

结合附图，从以下简要描述，将更清楚地理解一些示例实施方式。附图代表如在这里描述的一些非限制性示例实施方式。

图1A、图2A、图3A、图4A、图5A、图6A、图7A、图8A、图9A、图10A、图11A、图12A、图13A和图14A是示出根据发明构思的一些示例实施方式的半导体器件的一部分的平面图，用于描述制造半导体器件的方法。

图1B、图2B、图3B、图4B、图5B、图6B、图7B、图8B、图9B、图10B、图11B、图12B、图13B和图14B是分别沿图1A、图2A、图3A、图4A、图5A、图6A、图7A、图8A、图9A、图10A、图11A、图12A、图13A和图14A的线I-I'截取的剖视图。

图10C、图11C、图12C、图13C和图14C是分别沿图10A、图11A、图12A、图13A和图14A的线II-II'截取的剖视图。

图15A、图16A、图17A、图18A和图19A是示出根据发明构思的一些示例实施方式的半导体器件的一部分的平面图，用于描述制造半导体器件的方法的修改示例。

图15B、图16B、图17B、图18B和图19B是分别沿图15A、图16A、图17A、图18A和图19A的线I-I'截取的剖视图。

图15C、图16C、图17C、图18C和图19C是分别沿图15A、图16A、图17A、图18A和图19A的线II-II'截取的剖视图。