[发明专利]半导体封装

权利要求书

1.一种半导体封装，包括：

第一半导体芯片，配置为包括第一半导体器件、第一半导体衬底、穿透所述第一半导体衬底的多个贯通电极、以及布置在所述第一半导体衬底的上表面上的多个第一芯片连接焊盘；

多个第二半导体芯片，依次堆叠在所述第一半导体芯片的上表面上，并且配置为各自均包括第二半导体衬底、由所述第一半导体芯片控制的第二半导体器件、以及布置在所述第二半导体衬底的上表面上的多个第二芯片连接焊盘；

多条接合线，配置为将所述多个第一芯片连接焊盘连接到所述多个第二芯片连接焊盘；

模制层，配置为围绕所述多个第二半导体芯片和所述多条接合线；以及

多个外部连接端子，附接到所述第一半导体芯片。

2.根据权利要求1所述的半导体封装，

其中所述多个第二半导体芯片堆叠在所述第一半导体衬底的无源表面上，并且

其中所述多个第一芯片连接焊盘和所述第一半导体器件通过所述多个贯通电极彼此电连接。

3.根据权利要求1所述的半导体封装，

其中所述多个外部连接端子堆叠在所述第一半导体衬底的无源表面上，并且

其中所述多个外部连接端子和所述第一半导体器件通过所述多个贯通电极彼此电连接。

4.根据权利要求1所述的半导体封装，

其中所述多个外部连接端子被附接到布置在所述第一半导体芯片的下表面上的多个外部连接焊盘，并且

其中所述模制层布置在所述第一半导体芯片上，以覆盖所述第一半导体芯片的上表面并且围绕所述多个第二半导体芯片和所述多条接合线，并且所述模制层的水平宽度与所述第一半导体芯片的水平宽度相同。

5.根据权利要求1所述的半导体封装，其中所述多个第二半导体芯片的至少一部分从所述第一半导体芯片向外突出以从所述第一半导体芯片悬空。

6.根据权利要求1所述的半导体封装，还包括：

重分布结构，布置在所述第一半导体芯片和所述多个外部连接端子之间，并且配置为包括重分布绝缘层和重分布导电结构，

其中所述多个外部连接端子附接到所述重分布结构的下表面，并且

其中所述模制层布置在所述第一半导体芯片上以覆盖所述重分布结构的上表面并且围绕所述第一半导体芯片、所述多个第二半导体芯片和所述多条接合线，并且所述模制层的水平宽度与所述重分布结构的水平宽度相同。

7.根据权利要求6所述的半导体封装，还包括：

支撑物，布置在所述重分布结构上以与所述第一半导体芯片间隔开，并且配置为包括在与所述第一半导体衬底的上表面相同的竖直高度处的上表面，

其中所述多个第二半导体芯片堆叠在所述第一半导体芯片和所述支撑物上方。

8.根据权利要求1所述的半导体封装，其中所述多个第二半导体芯片是具有动态随机存取存储器DRAM器件的DRAM芯片，并且所述第一半导体芯片是包括用于控制所述多个第二半导体芯片的DRAM器件的电路在内的逻辑半导体芯片。

9.根据权利要求8所述的半导体封装，

其中所述多个第二半导体芯片中每一个的数据总线的宽度是16比特至64比特，并且

其中所述半导体封装的数据总线的宽度是16比特至256比特。

10.根据权利要求9所述的半导体封装，其中所述第一半导体器件包括：串行器-解串器电路，用于减少连接到所述多个第二芯片连接焊盘的数据焊盘的支路的数量。

11.根据权利要求1所述的半导体封装，

其中所述多个第二半导体芯片中的每一个通过所述多条接合线中的不同接合线电连接到所述第一半导体芯片，并且

其中所述多条接合线将所述多个第二半导体芯片中每一个的多个第二芯片连接焊盘彼此对应地直接连接到所述第一半导体芯片的多个后焊盘。