[发明专利]栅极驱动电路、显示基板及栅极驱动电路的驱动方法

权利要求书

1.一种栅极驱动电路，其特征在于，包括：

Gate输出模块、PU电压控制模块、PD电压控制模块及直流阻断模块；

所述PU电压控制模块用于通过控制栅极驱动电路上拉点位的电压来控制所述Gate输出模块的输出端与第一时钟信号端导通；

所述PD电压控制模块分别与第二时钟信号端、直流低电平端连接，用于基于第二时钟信号端的信号与直流低电平端的信号，控制栅极驱动电路下拉点位的电压，并通过控制栅极驱动电路下拉点位的电压来控制所述Gate输出模块的输出端与直流低电平端导通；

所述Gate输出模块分别与第一时钟信号端、直流低电平端连接，用于响应于所述PU电压控制模块及所述PD电压控制模块的控制，将输出端与第一时钟信号端或直流低电平端导通；

所述直流阻断模块，用于第二时钟信号端端与直流低电平端的直流通路。

2.根据权利要求1所述的栅极驱动电路，其特征在于，所述Gate输出模块包括第三晶体管、第四晶体管、第一电容，所述PU电压控制模块包括第一晶体管、第二晶体管、第五晶体管，所述PD电压控制模块包括第六晶体管、第七晶体管，所述直流阻断模块包括第十二晶体管、第十三晶体管；

所述第一晶体管的栅极与第一扫描开启端连接，所述第一晶体管的第一端与第一扫描控制端连接，所述第一晶体管的第二端与栅极驱动电路上拉点位连接；

所述第二晶体管的栅极与第二扫描开启端连接，所述第二晶体管的第一端与栅极驱动电路上拉点位连接，所述第二晶体管的第二端与第二扫描控制端连接；

所述第三晶体管的栅极与栅极驱动电路上拉点位连接，所述第三晶体管的第一端与第一时钟信号端连接，所述第三晶体管的第二端与输出端连接；

所述第四晶体管的栅极与栅极驱动电路下拉点位连接，所述第四晶体管的第一端与输出端连接，所述第四晶体管的第二端与直流低电平端连接；

所述第五晶体管的栅极与栅极驱动电路下拉点位连接，所述第五晶体管的第一端与栅极驱动电路上拉点位连接，所述第五晶体管的第二端与直流低电平端连接；

所述第六晶体管的栅极与栅极驱动电路上拉点位连接，所述第六晶体管的第一端与栅极驱动电路下拉点位连接，所述第六晶体管的第二端与直流低电平端连接；

所述第七晶体管的栅极与第一扫描控制端连接，所述第七晶体管的第一端与第二时钟信号端连接，所述第七晶体管的第二端与第十三晶体管的栅极连接；

所述第十二晶体管的栅极与第二扫描控制端连接，所述第十二晶体管的第一端与第十三晶体管的栅极连接，所述第十二晶体管的第二端与第三时钟信号端连接；

所述第十三晶体管的第一端与直流高电平端连接，所述第十三晶体管的第二端与栅极驱动电路下拉点位连接；

所述第一电容的第一端与所述第三晶体管的栅极连接，所述第一电容的第二端与输出端连接。

3.根据权利要求2所述的栅极驱动电路，其特征在于，所述栅极驱动电路还包括：保护模块；

所述保护模块分别与所述Gate输出模块、所述PU电压控制模块连接，用于对所述PU电压控制模块进行保护。

4.根据权利要求3所述的栅极驱动电路，其特征在于，所述保护模块包括第九晶体管；

所述第九晶体管设置在栅极驱动电路上拉点位与所述第三晶体管的栅极之间，其中，所述第九晶体管的栅极与直流高电平端连接，所述第九晶体管的第一端与栅极驱动电路上拉点位连接，所述第九晶体管的第二端与第三晶体管的栅极连接。

5.根据权利要求1所述的栅极驱动电路，其特征在于，所述栅极驱动电路还包括：PU复位模块及PD复位模块；

所述PU复位模块与复位电压端连接，用于基于复位电压端的信号，对栅极驱动电路上拉点位的电压进行复位；

所述PD复位模块与Gate输出模块的输出端连接，用于基于Gate输出模块的输出端的信号，对栅极驱动电路下拉点位的电压进行复位。