[发明专利]栅极驱动电路、显示基板及栅极驱动电路的驱动方法

说明书

本申请实施例提供了栅极驱动电路、显示基板及栅极驱动电路的驱动方法，栅极驱动电路，包括：Gate输出模块、PU电压控制模块、PD电压控制模块及直流阻断模块；直流阻断模块，用于第二时钟信号端端与直流低电平端的直流通路。在栅极驱动电路中增加直流阻断模块，利用直流阻断模块来阻断第二时钟信号端端与直流低电平端的直流通路，从而可以减少栅极驱动电路的功耗，增加晶体管的使用寿命。

技术领域

本申请涉及电子技术领域，特别是涉及栅极驱动电路、显示基板及栅极驱动电路的驱动方法。

背景技术

在电子技术领域，为了降低成本，在液晶面板中扫描电极通常采用GOA(GateDriver On Array，阵列上的门驱动器)驱动(即栅极驱动电路)来代替Gate(栅极)IC(Integrated Circuit，集成电路)芯片，以减少IC芯片的使用量；同时栅极驱动电路还可以实现Panel(镶板)窄边框设计。相关技术中的栅极驱动电路，在信号输出过程中，时钟信号端会与直流低电平端导通，形成直流电流，造成栅极驱动电路功耗偏高。

发明内容

本申请实施例的目的在于提供一种栅极驱动电路、显示基板及栅极驱动电路的驱动方法，以实现降低栅极驱动电路的功耗。具体技术方案如下：

第一方面，本申请实施例提供了一种栅极驱动电路，包括：

Gate输出模块、PU电压控制模块、PD电压控制模块及直流阻断模块；

所述PU电压控制模块用于通过控制栅极驱动电路上拉点位的电压来控制所述Gate输出模块的输出端与第一时钟信号端导通；

所述PD电压控制模块分别与第二时钟信号端、直流低电平端连接，用于基于第二时钟信号端的信号与直流低电平端的信号，控制栅极驱动电路下拉点位的电压，并通过控制栅极驱动电路下拉点位的电压来控制所述Gate输出模块的输出端与直流低电平端导通；

所述Gate输出模块分别与第一时钟信号端、直流低电平端连接，用于响应于所述PU电压控制模块及所述PD电压控制模块的控制，将输出端与第一时钟信号端或直流低电平端导通；

所述直流阻断模块，用于第二时钟信号端端与直流低电平端的直流通路。

在一种可能的实施方式中，所述Gate输出模块包括第三晶体管、第四晶体管、第一电容，所述PU电压控制模块包括第一晶体管、第二晶体管、第五晶体管，所述PD电压控制模块包括第六晶体管、第七晶体管，所述直流阻断模块包括第十二晶体管、第十三晶体管；

所述第一晶体管的栅极与第一扫描开启端连接，所述第一晶体管的第一端与第一扫描控制端连接，所述第一晶体管的第二端与栅极驱动电路上拉点位连接；

所述第二晶体管的栅极与第二扫描开启端连接，所述第二晶体管的第一端与栅极驱动电路上拉点位连接，所述第二晶体管的第二端与第二扫描控制端连接；

所述第三晶体管的栅极与栅极驱动电路上拉点位连接，所述第三晶体管的第一端与第一时钟信号端连接，所述第三晶体管的第二端与输出端连接；

所述第四晶体管的栅极与栅极驱动电路下拉点位连接，所述第四晶体管的第一端与输出端连接，所述第四晶体管的第二端与直流低电平端连接；

所述第五晶体管的栅极与栅极驱动电路下拉点位连接，所述第五晶体管的第一端与栅极驱动电路上拉点位连接，所述第五晶体管的第二端与直流低电平端连接；

所述第六晶体管的栅极与栅极驱动电路上拉点位连接，所述第六晶体管的第一端与栅极驱动电路下拉点位连接，所述第六晶体管的第二端与直流低电平端连接；

所述第七晶体管的栅极与第一扫描控制端连接，所述第七晶体管的第一端与第二时钟信号端连接，所述第七晶体管的第二端与第十三晶体管的栅极连接；