[发明专利]一种LED芯片及其制备方法在审
申请号: | 202110912304.5 | 申请日: | 2021-08-10 |
公开(公告)号: | CN113675311A | 公开(公告)日: | 2021-11-19 |
发明(设计)人: | 邬新根;刘英策;卢利香;周弘毅;刘伟 | 申请(专利权)人: | 厦门乾照光电股份有限公司 |
主分类号: | H01L33/38 | 分类号: | H01L33/38;H01L33/00 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 361101 福建省厦门市厦门火*** | 国省代码: | 福建;35 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 led 芯片 及其 制备 方法 | ||
1.一种LED芯片,其特征在于,包括:
衬底;
设置于所述衬底表面的外延叠层,且在所述外延叠层的外围具有衬底裸露面;所述外延叠层包括沿第一方向依次堆叠的第一型半导体层、有源区以及第二型半导体层,且所述外延叠层的边缘蚀刻至部分所述的第一型半导体层形成台阶;所述第一方向垂直于所述衬底,并由所述衬底指向所述外延叠层;
DBR反射层,其覆盖所述外延叠层且裸露所述台阶的部分表面,所述DBR反射层具有裸露部分所述第二型半导体层的第一通孔;
第二电极,其层叠于所述第一通孔与所述第二型半导体层电连接,并沿所述外延叠层的一侧侧壁延伸至所述衬底裸露面;
第一电极,其层叠于所述台阶的裸露面与所述第一型半导体层电连接,并沿所述外延叠层的另一侧侧壁延伸至所述衬底裸露面;且所述第一电极远离所述第二电极设置。
2.根据权利要求1所述的LED芯片,其特征在于,所述第一电极与所述第二电极分别在对应的所述衬底裸露面形成阶梯状。
3.根据权利要求1所述的LED芯片,其特征在于,所述第一电极向上延伸至所述外延叠层的水平表面,且与所述第二电极等高设置。
4.根据权利要求1所述的LED芯片,其特征在于,所述第一通孔和/或所述台阶分别具有斜侧壁。
5.根据权利要求4所述的LED芯片,其特征在于,所述第一通孔和/或所述台阶的斜侧壁的倾斜角为20°-80°,包括端点值。
6.根据权利要求1所述的LED芯片,其特征在于,在所述外延叠层的水平表面设有透明导电层,所述DBR反射层层叠于所述透明导电层背离所述外延叠层的一侧表面,且所述第一通孔裸露部分所述透明导电层或部分所述第二型半导体层。
7.根据权利要求1所述的LED芯片,其特征在于,所述第一电极和所述第二电极分别包括铬、镍、铝、钛、铂、金、钯、银、金锡合金的一种或者多种堆叠。
8.一种LED芯片的制备方法,其特征在于,所述制备方法包括如下步骤:
S01、提供一衬底;
S02、生长外延叠层,所述外延叠层包括在所述衬底表面依次堆叠的第一型半导体层、有源层和第二型半导体层;
S03、通过蚀刻所述外延叠层,使所述外延叠层的边缘蚀刻至部分所述的第一型半导体层形成台阶;
S04、通过深蚀刻所述外延叠层,使所述外延叠层的外围具有衬底裸露面;
S05、在各所述独立的外延叠层的台面沉积透明导电层;
S06、沉积形成DBR反射层,其覆盖所述外延叠层且裸露所述台阶的部分表面;且通过蚀刻使所述DBR反射层具有裸露部分所述第二型半导体层的第一通孔;
S07、沉积第一电极和第二电极;所述第二电极层叠于所述第一通孔与所述第二型半导体层电连接,并沿所述外延叠层的一侧侧壁延伸至衬底裸露面;
所述第一电极层叠于所述台阶的裸露面与所述第一型半导体层电连接,并沿所述外延叠层的另一侧侧壁延伸至所述衬底裸露面;且所述第一电极远离所述第二电极设置。
9.根据权利要求8所述的LED芯片的制备方法,其特征在于,所述第一电极向上延伸至所述外延叠层的水平表面,且与所述第二电极等高设置。
10.根据权利要求8所述的LED芯片的制备方法,其特征在于,所述第一电极与所述第二电极分别在对应的所述衬底裸露面形成阶梯状。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于厦门乾照光电股份有限公司,未经厦门乾照光电股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110912304.5/1.html,转载请声明来源钻瓜专利网。