[发明专利]一种LED芯片及其制备方法

说明书

本发明提供了一种LED芯片及其制备方法，其外延叠层的边缘蚀刻至部分所述的第一型半导体层形成台阶，且所述外延叠层的外围具有衬底裸露面；通过将DBR反射层覆盖所述外延叠层且裸露所述台阶的部分表面，所述DBR反射层具有裸露部分所述第二型半导体层的第一通孔。使所述第一电极和第二电极沿所述外延叠层的侧壁凹陷设计，在保证两者之间间距最大化的同时，增大所述第一电极、第二电极与所述外延叠层的附着力，避免电极脱落，从而有效解决LED芯片在固晶工艺过程中的锡膏短路问题，并提高LED芯片的可靠性。

技术领域

本发明涉及发光二极管领域，尤其涉及一种LED芯片及其制备方法。

背景技术

随着半导体发光技术的不断发展，LED的应用日新月异，特别是LED在显示技术的发展。同时，由于LED显示屏的高分辨率的需要，LED芯片的间距及芯片的尺寸也越来越小，如Mini-LED等，然而小尺寸的LED芯片面临着许多技术难点。

目前，市场上主流的小尺寸LED芯片大多采用ITO(即透明导电层)+DBR倒装结构，如图1所示；针对这种LED芯片结构的固晶工艺步骤，如图2所示，先在固晶基板10上点上锡膏9，然后使用固晶机将LED芯片放置在锡膏9上，再经过回流焊实现固晶，最终获得的LED芯片封装体如图3所示。然而，由于上述LED芯片的电极分布于芯片表面的两端，且LED芯片的尺寸较小，在固晶工艺过程中极易出现锡膏短路的风险。

有鉴于此，本发明人专门设计了一种LED芯片及其制备方法，本案由此产生。

发明内容

本发明的目的在于提供一种LED芯片及其制备方法，以解决小尺寸LED芯片在固晶工艺过程中极易出现锡膏短路的技术问题。

为了实现上述目的，本发明采用的技术方案如下：

一种LED芯片，包括：

衬底；

设置于所述衬底表面的外延叠层，且在所述外延叠层的外围具有衬底裸露面；所述外延叠层包括沿第一方向依次堆叠的第一型半导体层、有源区以及第二型半导体层，且所述外延叠层的边缘蚀刻至部分所述的第一型半导体层形成台阶；所述第一方向垂直于所述衬底，并由所述衬底指向所述外延叠层；

DBR反射层，其覆盖所述外延叠层且裸露所述台阶的部分表面，所述DBR反射层具有裸露部分所述第二型半导体层的第一通孔；

第二电极，其层叠于所述第一通孔与所述第二型半导体层电连接，并沿所述外延叠层的一侧侧壁延伸至所述衬底裸露面；

第一电极，其层叠于所述台阶的裸露面与所述第一型半导体层电连接，并沿所述外延叠层的另一侧侧壁延伸至所述衬底裸露面；且所述第一电极远离所述第二电极设置。

优选地，所述第一电极向上延伸至所述外延叠层的水平表面，且与所述第二电极等高设置。

优选地，所述第一电极与所述第二电极分别在对应的所述衬底裸露面形成阶梯状。

优选地，所述第一通孔和/或所述台阶分别具有斜侧壁。

优选地，所述第一通孔和/或所述台阶的斜侧壁的倾斜角为20°-80°，包括端点值。

优选地，在所述外延叠层的水平表面设有透明导电层，所述DBR反射层层叠于所述透明导电层背离所述外延叠层的一侧表面，且所述第一通孔裸露部分所述透明导电层或部分所述第二型半导体层。

优选地，所述第一电极和所述第二电极分别包括铬、镍、铝、钛、铂、金、钯、银、金锡合金的一种或者多种堆叠。

本发明还提供了一种LED芯片的制备方法，所述制备方法包括如下步骤：

S01、提供一衬底；