[发明专利]半导体存储装置

说明书

本发明的一实施方式提供一种能够进行良好的动作的半导体存储装置。本发明的一实施方式的半导体存储装置具备：衬底；多个第1导电层，在与衬底表面交叉的第1方向上排列，且在与第1方向交叉的第2方向上延伸；第1半导体柱，在第1方向上延伸，且与多个第1导电层对向；第1位线，在与第1方向及第2方向交叉的第3方向上延伸，且设置在从第1方向观察时与第1半导体柱重叠的位置；第1配线，包含从第1方向观察时与第1位线重叠的部分；及第2配线，包含从第1方向观察时与第1位线重叠的部分。当将第1配线的电压从高电位状态转变为低电位状态的期间设为第1期间，将第2配线的电压从低电位状态转变为高电位状态的期间设为第2期间时，第2期间的至少一部分与第1期间的至少一部分重叠。

[相关申请案]

本申请案享有以日本专利申请案2021-23360号(申请日：2021年2月17日)作为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。

技术领域

本实施方式涉及一种半导体存储装置。

背景技术

已知一种半导体存储装置，具备：半导体衬底；多个导电层，在与半导体衬底的表面交叉的方向上积层；半导体柱，在与半导体衬底的表面交叉的方向上延伸且与所述多个导电层对向；及栅极绝缘膜，设置在导电层与半导体柱之间。

发明内容

一实施方式提供一种能够进行良好的动作的半导体存储装置。

一实施方式的半导体存储装置具备：衬底；多个第1导电层，在与衬底表面交叉的第1方向上排列，且在与第1方向交叉的第2方向上延伸；第1半导体柱，在第1方向上延伸，且与多个第1导电层对向；第1位线，在与第1方向及第2方向交叉的第3方向上延伸，且设置在从第1方向观察时与第1半导体柱重叠的位置；第1配线，包含从第1方向观察时与第1位线重叠的部分；及第2配线，包含从第1方向观察时与第1位线重叠的部分。当将第1配线的电压从高电位状态转变为低电位状态的规定期间设为第1期间，将第2配线的电压从低电位状态转变为高电位状态的规定期间设为第2期间时，第2期间的至少一部分与第1期间的至少一部分重叠。

附图说明

图1是表示实施方式的存储器裸片MD的构成的示意性框图。

图2是表示存储单元阵列MCA的构成的示意性电路图。

图3是表示感测放大器模块SAM、高速缓冲存储器CM及转换电路80的构成的示意性电路图。

图4是表示感测放大器模块SAM的感测放大器组件SAU的构成的示意性电路图。

图5是存储器裸片MD的示意性俯视图。

图6是将图5所示的构造沿A-A'线及B-B'线切断，沿箭头方向观察的示意性剖视图。

图7是图5的C所示部分的晶体管层L_TR的示意性放大图。

图8是图5的D所示部分的示意性放大图。

图9是将图8所示的构造沿E-E'线切断，沿箭头方向观察的示意性剖视图。

图10是图9的F所示部分的示意性放大图。

图11是图5的G所示部分的示意性放大图。

图12是将图11所示的构造沿H-H'线切断，沿箭头方向观察的示意性剖视图。

图13是将图11所示的构造沿I-I'线切断，沿箭头方向观察的示意性剖视图。

图14是在图7所示的图上重叠控制信号传输配线m1_L0、m1_R0～m1_L15、m1_R15及反转控制信号传输配线m1_INVL、m1_INVR来表示的示意图。