[发明专利]半导体装置和半导体装置的制造方法

说明书

本公开涉及一种半导体装置和半导体装置的制造方法。一种半导体装置包括：栅极叠层，该栅极叠层具有彼此交替层叠的导电层和绝缘层；第一沟道图案，该第一沟道图案穿过栅极叠层；第二沟道图案，该第二沟道图案联接到第一沟道图案并且，该第二沟道图案突出到栅极叠层的顶表面上方；绝缘芯，该绝缘芯形成在第一沟道图案中，该绝缘芯延伸到第二沟道图案中；栅极衬垫，该栅极衬垫具有围绕栅极叠层的顶表面的第一部分和围绕第二沟道图案的侧壁的一部分的第二部分；以及屏障图案，该屏障图案联接到栅极衬垫，该屏障图案围绕第二沟道图案的侧壁的其余部分。

技术领域

本发明的各种实施方式总体上涉及一种电子装置，更具体地，涉及一种半导体装置和制造该半导体装置的方法。

背景技术

半导体装置的集成密度的程度可以主要由单位存储器单元的面积决定。然而，近来，在基板上以单层形成存储器单元的半导体装置的集成密度的增加已经受到限制。因此，已经提出了在基板上层叠存储器单元的三维半导体装置。此外，为了提高这些三维半导体装置的操作可靠性，已经开发了各种结构和制造方法。

发明内容

根据一个实施方式，一种半导体装置可以包括：栅极叠层，该栅极叠层具有彼此交替层叠的导电层和绝缘层；沟道层，该沟道层穿过栅极叠层，该沟道层突出超过栅极叠层的顶表面；栅极衬垫，该栅极衬垫具有围绕栅极叠层的顶表面的第一部分和从第一部分突出并且围绕各个(respective)沟道层的第二部分；以及隔离绝缘层，该隔离绝缘层形成在栅极叠层上并且穿过栅极衬垫的第一部分，其中，第二部分当中的至少一个第二部分比第一部分更远地突出到隔离绝缘层中。

根据一个实施方式，一种半导体装置可以包括：栅极叠层，该栅极叠层具有彼此交替层叠的导电层和绝缘层；第一沟道图案，该第一沟道图案穿过栅极叠层；第二沟道图案，该第二沟道图案联接到第一沟道图案，该第二沟道图案突出到栅极叠层的顶表面上方；绝缘芯，该绝缘芯形成在第一沟道图案中，该绝缘芯延伸到第二沟道图案中；栅极衬垫，该栅极衬垫具有围绕栅极叠层的顶表面的第一部分和围绕第二沟道图案的侧壁的一部分的第二部分；以及屏障图案，该屏障图案联接到栅极衬垫，该屏障图案围绕第二沟道图案的侧壁的其余部分。

根据一个实施方式，一种制造半导体装置的方法可以包括以下步骤：形成层叠结构，该层叠结构具有彼此交替层叠的第一材料层和第二材料层；形成初步沟道结构，该初步沟道结构具有第一沟道图案和绝缘芯，第一沟道图案穿过层叠结构，绝缘芯具有位于第一沟道图案中的第一部分和联接到第一部分的第二部分，第二部分突出到层叠结构的顶表面上方；形成围绕绝缘芯的沟道结构，该沟道结构包括联接到第一沟道图案的第二沟道图案；形成栅极衬垫，该栅极衬垫具有围绕层叠结构的顶表面的第一部分和围绕第二沟道图案的第二部分；在栅极衬垫上形成间隙填充绝缘层；以及形成穿过间隙填充绝缘层和栅极衬垫的第一部分的隔离绝缘层。

附图说明

图1A至图1E是示出根据本公开的一个实施方式的半导体装置的结构的图；

图2A至图2N是示出根据本公开的一个实施方式的半导体装置的结构的图；

图3是示出根据本公开的一个实施方式的半导体装置的布局图；

图4A、图5A、图6A、图7A、图8A、图4B、图5B、图6B、图7B、图8B和图8C是示出根据本公开的一个实施方式的制造半导体装置的方法的图；

图9是示出根据本公开的一个实施方式的存储器系统的图；

图10是示出根据本公开的一个实施方式的存储器系统的图；

图11是示出根据本公开的一个实施方式的存储器系统的图；

图12是示出根据本公开的一个实施方式的存储器系统的图；以及

图13是示出根据本公开的一个实施方式的存储器系统的图。

具体实施方式