[发明专利]发送器和接收器以及包括该发送器和接收器的存储系统

权利要求书

1.一种发送器，所述发送器包括：

多路复用器，所述多路复用器被配置为基于多个输入数据信号和多相位时钟信号产生多个时间交织数据信号，所述多个输入数据信号并行输入，所述多个输入数据信号中的每一个输入数据信号具有彼此不同的至少两个电压电平；

控制逻辑，所述控制逻辑被配置为基于所述多个时间交织数据信号产生多个控制信号，所述多个控制信号中的至少一个控制信号具有被暂时升压的电压电平；以及

电压模式驱动器，所述电压模式驱动器被配置为基于所述多个控制信号产生输出数据信号，所述输出数据信号具有彼此不同的至少三个电压电平。

2.根据权利要求1所述的发送器，其中：

所述多个输入数据信号包括第一输入数据信号、第二输入数据信号、第三输入数据信号和第四输入数据信号，

所述多相位时钟信号包括相位部分地重叠的第一时钟信号、第二时钟信号、第三时钟信号和第四时钟信号，并且

所述多个时间交织数据信号包括第一时间交织数据信号和第二时间交织数据信号。

3.根据权利要求2所述的发送器，其中，所述多路复用器包括：

第一晶体管，所述第一晶体管连接在接收所述第一输入数据信号的第一输入节点与提供所述第一时间交织数据信号的第一输出节点之间，并且具有接收所述第一时钟信号的栅电极；

第二晶体管，所述第二晶体管连接在接收所述第二输入数据信号的第二输入节点与提供所述第二时间交织数据信号的第二输出节点之间，并且具有接收所述第二时钟信号的栅电极；

第三晶体管，所述第三晶体管连接在接收所述第三输入数据信号的第三输入节点与所述第一输出节点之间，并且具有接收所述第三时钟信号的栅电极；以及

第四晶体管，所述第四晶体管连接在接收所述第四输入数据信号的第四输入节点与所述第二输出节点之间，并且具有接收所述第四时钟信号的栅电极。

4.根据权利要求2所述的发送器，其中：

所述多个控制信号包括具有未被暂时升压的电压电平的至少一个下拉控制信号和具有被暂时升压的电压电平的多个上拉控制信号，

所述至少一个下拉控制信号包括第一下拉控制信号，并且

所述多个上拉控制信号包括第一上拉控制信号和第二上拉控制信号。

5.根据权利要求4所述的发送器，其中，所述控制逻辑包括：

第一与非门，所述第一与非门被配置为对所述第一时间交织数据信号和所述第二时间交织数据信号执行与非运算；

或非门，所述或非门被配置为通过对所述第一时间交织数据信号和所述第二时间交织数据信号执行或非运算来产生所述第一下拉控制信号；

反相器，所述反相器被配置为将所述或非门的输出反相；

第二与非门，所述第二与非门被配置为对所述第一与非门的输出和所述反相器的输出执行与非运算；

第一升压电路，所述第一升压电路被配置为基于所述第一与非门的输出产生所述第一上拉控制信号；以及

第二升压电路，所述第二升压电路被配置为基于所述第二与非门的输出产生所述第二上拉控制信号。

6.根据权利要求5所述的发送器，其中，所述第一升压电路或所述第二升压电路中的至少一者包括：

脉冲发生器，所述脉冲发生器连接到接收相应与非门的输出的输入节点，并且被配置为基于所述相应与非门的输出产生脉冲信号；

第一晶体管，所述第一晶体管连接在第一电源电压与第一节点之间，并且具有接收所述脉冲信号的栅电极；

电容器，所述电容器连接在所述第一晶体管的栅电极与所述第一节点之间；

第二晶体管，所述第二晶体管连接在所述第一节点与提供相应上拉控制信号的输出节点之间，并且具有连接到所述输入节点的栅电极；以及

第三晶体管，所述第三晶体管连接在所述输出节点与接地电压之间，并且具有连接到所述输入节点的栅电极。