[发明专利]一种处理器及其数据读写方法

权利要求书

1.一种处理器，其特征在于，包括：

寄存器组，包括静态随机存取存储器，所述静态随机存取存储器包括对应于执行指令的多个线程的一组寄存器库，其中，多个所述线程为并行线程，每个线程分别对应至少两个寄存器库；

存储队列，用于存储从所述寄存器组读取的对应于所述执行指令的多个线程的操作数和准备向所述寄存器组写入的所述执行指令的多个线程的输出结果；

计算单元组，包括多个计算单元，用于基于所述存储队列中的操作数执行所述指令的多个线程，并向所述存储队列输出结果；

时钟分频电路，用于将第一时钟频率转换为比所述第一时钟频率低的第二时钟频率，所述存储队列和计算单元组工作在所述第一时钟频率，所述寄存器组工作在所述第二时钟频率；

其中，在所述第二时钟频率的一个时钟周期内，所述寄存器组能够读取所述多个线程中至少部分线程中每个线程的至少两个操作数。

2.根据权利要求1所述的处理器，其特征在于，在所述第二时钟频率的一个时钟周期内，所述寄存器组能够写入所述多个线程中至少部分线程中每个线程的输出结果。

3.根据权利要求2所述的处理器，其特征在于，在所述第二时钟频率的一个时钟周期内，所述寄存器组能够写入所述多个线程中至少部分线程中每个线程的至少两个输出结果。

4.根据权利要求1所述的处理器，其特征在于，所述时钟分频电路包括偶数分频电路，用于将所述第一时钟频率转换为所述第一时钟频率的偶数分频的第二时钟频率。

5.根据权利要求4所述的处理器，其特征在于，所述偶数分频电路包括二分频电路，用于将所述第一时钟频率转换为所述第一时钟频率的二分频的第二时钟频率。

6.根据权利要求5所述的处理器，其特征在于，所述寄存器组被配置为每个线程分别对应两个寄存器库，在所述第一时钟频率的二分频的第二时钟频率的一个时钟周期内，所述寄存器组能够读取所述多个线程中至少部分线程中每个线程的两个操作数。

7.根据权利要求6所述的处理器，其特征在于，在所述第一时钟频率的二分频的第二时钟频率的一个时钟周期内，所述寄存器组能够写入所述多个线程中至少部分线程中每个线程的至多两个输出结果。

8.根据权利要求4所述的处理器，其特征在于，所述偶数分频电路包括四分频电路，用于将所述第一时钟频率转换为所述第一时钟频率的四分频的第二时钟频率。

9.根据权利要求8所述的处理器，其特征在于，所述寄存器组被配置为每个线程分别对应四个寄存器库，在所述第一时钟频率的四分频的第二时钟频率的一个时钟周期内，所述寄存器组能够读取所述多个线程中至少部分线程中每个线程的至多四个操作数。

10.根据权利要求9所述的处理器，其特征在于，在所述第一时钟频率的四分频的第二时钟频率的一个时钟周期内，所述寄存器组能够写入所述多个线程中至少部分线程中每个线程的至多四个输出结果。

11.根据权利要求1-10中任一项所述的处理器，其特征在于，还包括电平移位电路，用于将第一电压转换为比所述第一电压低的第二电压，所述存储队列和所述计算单元组工作在所述第一电压，所述寄存器组工作在所述第二电压。

12.根据权利要求11所述的处理器，其特征在于，所述存储队列包括操作数队列和输出结果队列。

13.根据权利要求12所述的处理器，其特征在于，所述操作数队列和所述结果队列的宽度与所述对应于执行指令的多个线程的一组寄存器库的数量相同。