[发明专利]体晶片开关隔离

说明书

本公开涉及半导体结构，更具体地，涉及体晶片开关隔离结构及其制造方法。该结构包括：体衬底材料；位于体衬底材料上的有源区；与有源区邻近的非有源区；以及非晶材料，其覆盖与有源区邻近的非有源区中的体衬底材料。

技术领域

本公开涉及半导体器件，更具体地，涉及体晶片开关隔离结构及其制造方法。

背景技术

半导体器件可根据其具体应用在许多不同类型的衬底上制造。例如，根据特定应用，例如，目标RF性能、线性度和谐波，设计者可选择衬底，这些衬底包括从标准绝缘体上硅(SOI)、高电阻率(HR)SOI、富陷阱HR SOI技术以及非SOI富陷阱晶片。

非SOI富陷阱晶片由于其成本效益而成为有吸引力的替代方案。然而，由于存在虚设(dummy)填充场效应晶体管(FET)形状，非SOI富陷阱晶片提供的切换能力和共面波导线性度较差。为解决线性度(例如，干扰失真)和谐波较差的问题，制造者已转向使用富陷阱HRSOI技术。例如，HR SOI技术提供数据速率协议和用于更高频段的更大带宽。此外，对于RF器件，SOI技术的绝缘衬底使能堆叠的FET晶体管在入射到天线的高功率输出下处理高电压摆幅，另外，减少的衬底耦合使插入损耗最小化并改善了诸如谐波的线性度。但是，这些替代技术的成本相当高。

发明内容

在本公开的一方面，一种结构包括：体衬底材料；位于所述体衬底材料上的有源区；与所述有源区邻近的非有源区；以及非晶材料，其覆盖与所述有源区邻近的所述非有源区中的所述体衬底材料。

在本公开的一方面，一种结构包括：单晶体衬底(single crystalline bulksubstrate)；位于所述单晶体衬底上的具有有源器件的有源区；通过浅沟槽隔离结构与所述有源区隔开的非有源区；以及位于所述非有源区中的所述单晶体衬底上的非晶层。

在本公开的一方面，一种方法包括：在有源区中的衬底上形成有源器件；在非有源区中的所述衬底之上形成非有源器件；去除所述非有源器件并暴露所述非有源区中的所述衬底；损伤所述非有源区中的所暴露的衬底；以及在所述非有源区中损伤的暴露衬底和所述有源器件之上形成电介质材料。

附图说明

在下面的详细描述中，通过本公开的示例性实施例的非限制性示例的方式并参考所提到的多个附图来描述本公开。

图1A示出了根据本公开的方面的除了其他特征之外的集成电路(IC)的有源区和非有源区的俯视图以及相应的制造工艺。

图1B是沿线A-A截取的图1A的非有源区的截面图。

图2示出了根据本公开的方面的除了其他特征之外的位于非有源区中的虚设栅极结构之上的图案化掩模以及相应的制造工艺。

图3示出了根据本公开的方面的除了其他特征之外的从非有源区去除的虚设栅极结构以及相应的制造工艺。

图4示出了根据本公开的方面的除了其他特征之外的位于非有源区中的暴露的衬底材料以及相应的制造工艺。

图5示出了根据本公开的方面的除了其他特征之外的位于非有源区中的非晶化衬底材料以及相应的制造工艺。

图6示出了根据本公开的方面的除了其他特征之外的位于有源区和非有源区之上的电介质材料以及相应的制造工艺。

具体实施方式

本公开涉及半导体结构，更具体地，涉及体晶片开关隔离结构及其制造方法。更具体地，本公开涉及中段制程(MOL)低能量氩体晶片开关隔离结构。有利地，本公开增加了体晶片衬底的电阻表面，进而改善衬底的切换线性度和谐波。此外，本公开消除了对用于MOL结构的高能量高剂量氩注入的需要。