[发明专利]半导体系统封装及其制造方法

说明书

本揭露是有关于一种半导体系统封装及其制造方法。所述方法包括：通过形成嵌置在钝化材料中的导电迹线的堆叠来形成局部有机内连线；在钝化材料之上形成第一局部接触件及第二局部接触件，第二局部接触件通过所述堆叠的第一导电迹线电耦合到第一局部接触件。所述方法还包括在局部有机内连线的相对侧上形成背侧重布线层及前侧重布线层，其中模塑穿孔将背侧重布线层与前侧重布线层电耦合到彼此。在背侧重布线层之上形成第一外部接触件及第二外部接触件，以用于安装半导体器件，第一外部接触件与第二外部接触件通过局部有机内连线电连接到彼此。将内连结构贴合到前侧重布线层，以用于进一步布线。多个外部连接件电耦合到背侧重布线层处的外部接触件。

技术领域

本揭露实施例是有关于一种半导体系统封装及其制造方法。

背景技术

由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的持续改善，半导体行业已经历快速发展。在很大程度上，集成密度的改善来自于最小特征大小(feature size)的不断减小，这使得更多的组件能够集成到给定面积内。随着对缩小电子器件的需求已增加，亟需更小且更具创造性的半导体管芯的封装技术。这种封装系统的实例是叠层封装(Package-on-Package，PoP)技术。在PoP器件中，顶部半导体封装被堆叠在底部半导体封装的顶部上，以提供高集成水平及组件密度。PoP技术一般能够生产功能性得到增强且在印刷电路板(printed circuit board，PCB)上占用空间小的半导体器件。

发明内容

本揭露实施例提供一种形成半导体系统封装的方法，所述方法包括：在第一载体衬底之上形成多个导电垫；将局部有机内连线接合到所述多个导电垫，其中所述局部有机内连线包括第二载体衬底；将所述局部有机内连线及所述多个导电垫包封在模塑化合物中；通过将所述模塑化合物与所述局部有机内连线的钝化材料平坦化来移除所述第二载体衬底；形成与所述模塑化合物相邻的第一重布线层；形成与所述第一重布线层相邻的第一外部连接件；以及在所述第一重布线层之上形成第二外部连接件，所述第二外部连接件通过局部重布线走线电耦合到所述第一外部连接件，所述局部重布线走线嵌置在所述局部有机内连线的所述钝化材料内。

附图说明

接合附图阅读以下详细说明，会最好地理解本公开的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为使论述清晰起见，可任意增大或减小各种特征的尺寸。

图1示出根据一些实施例的系统封装的剖视图。

图2示出根据一些实施例的系统封装的俯视图。

图3到图5根据一些实施例示出在形成系统封装的局部有机内连线(localorganic interconnect，LOI)的工艺期间的中间步骤的剖视图。

图6到图14根据一些实施例示出在使用局部有机内连线形成集成衬底结构(integrated substrate structure)的工艺期间的中间步骤的剖视图。

图15A及图15B分别示出根据一些实施例的制造集成衬底结构的晶片形式(waferform)工艺及面板形式(panel form)工艺。

图16到图18根据一些实施例示出在使用集成衬底结构形成器件重布线模块(device redistribution module)的工艺期间的中间步骤的剖视图。

图19及图20根据一些实施例示出在形成系统封装的中间步骤中安装半导体器件及贴合外部封装连接件的剖视图。

图21示出根据另一实施例的使用局部有机内连线的系统封装的区段(section)的剖视图。

图22示出根据另一实施例的局部有机内连线的剖视图。

[符号的说明]

100：系统封装

101：系统器件