[发明专利]一种实现配置码流自动检纠错的FPGA

说明书

本发明公开了一种实现配置码流自动检纠错的FPGA，涉及FPGA技术领域，该FPGA内部包括自动检纠错电路，ECC编码器在配置码流按用户设计配置链依次写入时，将用户设计配置链写入用户设计配置内存中、对应的用户设计校验码写入用户设计校验内存中，在FPGA在正常运行时，经由检纠错控制器控制ECC校验纠错器可以定期按序遍历所有用户设计配置链，由对应的用户设计校验码对用户设计配置链进行检纠错覆盖写入，从而保证配置码流及对应的校验码的正确性，提高FPGA的运行可靠性。

技术领域

本发明涉及FPGA技术领域，尤其是一种实现配置码流自动检纠错的FPGA。

背景技术

随着超大规模集成电路技术的发展，FPGA芯片(Field Programmable GateArray，现场可编程门阵列)依靠其优越的接口性能、丰富的逻辑和IP资源以及灵活方便的现场可编程能力得到了广泛的使用。

FPGA芯片内部具有可配置模块以及绕线资源，当用户设计映射到FPGA芯片时，用户设计可以通过定义配置内容(配置位的内容)来决定FPGA芯片内部可配置模块所实现的功能以及绕线资源所选择的绕线路径，从而定义FPGA芯片实现的功能。FPGA设计软件将用户设计输入经綜合、布局、布线处理，映射到FPGA芯片后，根据使用到可配置模块及绕线资源的配置内容，按预定的格式生成码流文件。码流经下载到FPGA器件，可正确的填写各配置内容，定义FPGA芯片功能，下载完成后，运行FPGA芯片即可实现用户设计功能。

FPGA芯片受供电、辐射、电磁、粒子等外在因素影响，容易出现单粒子翻转(SEU，Single Event Upset)问题，从而导致配置内容翻转出错，而使电路功能出现故障，因此在高可靠性FPGA应用领域，提高配置内容的可靠性是重要的课题。

发明内容

本发明人针对上述问题及技术需求，提出了一种实现配置码流自动检纠错的FPGA，本发明的技术方案如下：

一种实现配置码流自动检纠错的FPGA，该FPGA内部包括用户设计配置内存以及自动检纠错电路，自动检纠错电路包括ECC编码器、ECC校验纠错器、用户设计校验内存和检纠错控制器；

用户设计配置内存至少包括N个用户设计配置区块，用户设计校验内存包括N个用户设计校验区块，用户设计校验区块与用户设计配置区块一一对应；ECC编码器的输入端获取配置码流、输出端分别连接用户设计配置内存和用户设计校验内存的写入端，ECC校验纠错器的输入端分别连接用户设计配置内存和用户设计校验内存的读出端、输出端分别连接用户设计配置内存和用户设计校验内存的写入端；检纠错控制器连接并控制ECC校验纠错器；

FPGA以配置链为单位写入用户设计对应的配置码流，每个用户设计配置链包括配置码流中连续的具有预定位数的配置位；ECC编码器对写入的用户设计配置链进行ECC编码生成对应的用户设计校验码，并将用户设计配置链写入一个用户设计配置区块中、对应的用户设计校验码写入对应的一个用户设计校验区块中；

在FPGA正常运行用户设计过程中，检纠错控制器控制ECC校验纠错器每隔预定时间遍历所有用户设计配置链进行检纠错，在遍历每条用户设计配置链时，从对应的用户设计配置区块中读取用户设计配置链、从对应的用户设计校验区块中读取对应的用户设计校验码进行校验并在检测到故障时纠错并覆盖写入。

其进一步的技术方案为，自动检纠错电路由FPGA内的可编程逻辑资源实现，则FPGA写入的配置码流还包括自动检纠错电路对应的配置码流，自动检纠错电路对应的配置码流存储在核心电路配置内存中，FPGA写入自动检纠错电路对应的配置码流后利用可编程逻辑资源实现自动检纠错电路。

其进一步的技术方案为，FPGA内部包括至少两个ECC校验纠错器形成多组自动检纠错电路，各个ECC校验纠错器的配置码流以相同的核心配置链写入，或者，存在至少两个ECC校验纠错器的配置码流以不同的核心配置链写入。