[发明专利]集成亚微米超结的横向功率半导体器件及其制造方法

权利要求书

1.一种集成亚微米超结的横向功率半导体器件，其特征在于包括：

第一导电类型衬底(11)、第二导电类型漂移区(21)、第一导电类型阱区(12)、第二导电类型阱区(22)，第一导电类型埋层(14)、第二导电类型埋层(24)、第一导电类型top层(15)、第二导电类型top层(25)，第一导电类型重掺杂区(13)，第二导电类型重掺杂区(23)和第二导电类型埋层(24)，第一介质栅氧化层(31)、第二介质氧化层(32)，控制栅多晶硅电极(41)；

其中，第二导电类型漂移区(21)位于第一导电类型衬底(11)上方，第一导电类阱区(12)位于第二导电类型漂移区(21)中左侧且与第一导电类型衬底(11)相连，第二导电类型阱区(22)位于第二导电类型漂移区(21)右侧；第二导电类型漏端重掺杂区(26)位于第二导电类型阱区(22)中，第一导电类型阱区(12)中设有第一导电类型重掺杂区(13)、第二导电类型重掺杂区(23)；第一介质栅氧化层(31)位于第一导电类型阱区(12)上方且部分位于第二导电类型漂移区(21)上方，第二介质氧化层(32)位于第二导电类型漂移区(21)上方；控制栅多晶硅电极(41)覆盖在第一介质栅氧化层(31)的上表面并部分延伸至第二介质氧化层(32)的上表面；

第一导电类型埋层(14)和第二导电类型埋层(24)形成的体内超结位于第二导电类型漂移区(21)中，第一导电类型top层(15)和第二导电类型top层(25)形成的亚微米超结位于第二导电类型埋层(24)上方，且两种超结之间有间距或连接在一起。

2.根据权利要求1所述的一种集成亚微米超结的横向功率半导体器件，其特征在于：亚微米超结穿过场氧注入，并采用采用单次无推结注入。

3.根据权利要求1所述的一种集成亚微米超结的横向功率半导体器件，其特征在于：第一导电类型埋层(14)、第二导电类型埋层(24)、第一导电类型top层(15)、第二导电类型top层(25)均使用厚度大于6微米的光刻胶阻挡高能注入。

4.根据权利要求1所述的一种集成亚微米超结的横向功率半导体器件，其特征在于：亚微米超结结深为0.2μm-0.5μm之间，其浓度大于1e17cm^-2量级。

5.根据权利要求1所述的一种集成亚微米超结的横向功率半导体器件，其特征在于：所述器件为SOI器件。

6.根据权利要求1所述的一种集成亚微米超结的横向功率半导体器件，其特征在于：漂移区中的亚微米超结分为两段；或者/并且体内超结分为两段。

7.根据权利要求1所述的一种集成亚微米超结的横向功率半导体器件，其特征在于：第二导电类型top层(25)向左右方向延伸至超过第一导电类型top层(15)。

8.根据权利要求1所述的一种集成亚微米超结的横向功率半导体器件，其特征在于：亚微米超结为半超结，其长度从源端到第二导电类型漂移区(21)的中间位置。

9.根据权利要求1所述的一种集成亚微米超结的横向功率半导体器件的制造方法，其特征在于包括如下步骤：

步骤1：选择第一类导电类型半导体衬底(11)；

步骤2：在第一导电类型衬底(11)上方注入推结得到第二导电类型漂移区(21)；

步骤3：通过离子注入第二导电类型杂质并推结，形成第二导电类型阱区(22)和第一导电类型阱区(12)；

步骤4：热氧化形成第二介质氧化层(32)；

步骤5：利用大于6微米厚的光刻胶阻挡，通过高能注入推结形成第一导电类型埋层(14)和第二导电类型埋层(24)；

步骤6：利用大于3微米厚的刻胶阻挡，通过单次注入不推结第一导电类型top层(15)和第二导电类型top层(25)；

步骤7：淀积多晶硅并刻蚀，形成控制栅多晶硅电极(41)；

步骤8：注入激活形成第一导电类型重掺杂区(13)，第二导电类型重掺杂区(23)与第二导电类型埋层(24)。

10.根据权利要求7所述的一种集成亚微米超结的横向功率半导体器件的制造方法，其特征在于：步骤2第二导电类型漂移区(21)通过外延的方式得到；

并且/或者步骤6的注入在步骤7栅多晶形成之后注入。