[发明专利]集成亚微米超结的横向功率半导体器件及其制造方法

说明书

本发明提供一种集成亚微米超结的横向功率半导体器件及其制造方法，包括第一导电类型埋层和第二导电类型埋层使用高能注入形成体内微米级超结，表面亚微米超结在埋层注入后使用较低能量的高能注入透过场氧化层形成，亚微米超结位于第二导电类型埋层上方；第一导电类型埋层和第二导电类型埋层在关态时优化器件表面电场保证器件耐压的同时，提高第一导电类型漂移区掺杂浓度。体内埋层超结主要起改善体内电场的作用，提高器件的耐压。亚微米超结的引入主要起提供表面低阻通路的作用，超结的条宽越窄，掺杂浓度越高，比导通电阻越低，在亚微米的条件下超结的浓度可以达到1e¹⁷量级，大幅提高超结第一导电类型条的掺杂浓度，降低器件比导通电阻。

技术领域

本发明属于半导体工艺制造技术领域，涉及一种集成亚微米超结的横向功率半导体器件及其制造方法。

背景技术

高压LDMOS因其输入阻抗高、损耗低、开关速度快、安全工作区宽的特性和易于集成的特点，一直作为功率集成电路中的核心器件，广泛用于移动通信、汽车电子、LED照明等各个领域中。横向器件由于源极、栅极、漏极都在同一表面，易于通过内部连接与其他器件及电路集成，被广泛运用于功率集成电路中。横向器件设计中，要求器件具有高的击穿电压，低的比导通电阻。常用的技术包括横向超结和表面场降低(RESURF)技术，都是通过在漂移区中引入相反的电荷补偿层，在关态时与漂移区相互耗尽达到优化电场并增加漂移区掺杂浓度的目的，从而降低开态时的比导通电阻。但由于JFET效应的影响，常规超结的条宽不能做到很窄，浓度无法进一步提高，其对器件性能的改善已经越来越接近极限，如何提高超结的掺杂浓度，在保证耐压的同时进一步降低比导通电阻，是器件改进的核心问题。

发明内容

本发明针对背景技术的不足之处，提出一种集成亚微米超结的横向功率半导体器件及其制造方法，在具有微米级超结埋层的基础上，在表面引入亚微米超结，提高了超结的浓度，进一步降低比导通电阻。

为实现上述发明目的，本发明技术方案如下：

一种集成亚微米超结的横向功率半导体器件，包括：

第一导电类型衬底11、第二导电类型漂移区21、第一导电类型阱区12、第二导电类型阱区22，第一导电类型埋层14、第二导电类型埋层24、第一导电类型top层15、第二导电类型top层25，第一导电类型重掺杂区13，第二导电类型重掺杂区23和第二导电类型埋层24，第一介质栅氧化层31、第二介质氧化层32，控制栅多晶硅电极41；

其中，第二导电类型漂移区21位于第一导电类型衬底11上方，第一导电类阱区12位于第二导电类型漂移区21中左侧且与第一导电类型衬底11相连，第二导电类型阱区22位于第二导电类型漂移区21右侧；第二导电类型漏端重掺杂区26位于第二导电类型阱区22中，第一导电类型阱区12中设有第一导电类型重掺杂区13、第二导电类型重掺杂区23；第一介质栅氧化层31位于第一导电类型阱区12上方且部分位于第二导电类型漂移区21上方，第二介质氧化层32位于第二导电类型漂移区21上方；控制栅多晶硅电极41覆盖在第一介质栅氧化层31的上表面并部分延伸至第二介质氧化层32的上表面；

第一导电类型埋层14和第二导电类型埋层24形成的体内超结位于第二导电类型漂移区 21中，第一导电类型top层15和第二导电类型top层25形成的亚微米超结位于第二导电类型埋层24上方，且两种超结之间有间距或连接在一起。

作为优选方式，亚微米超结穿过场氧注入，并采用采用单次无推结注入。避免其形貌发生改变。

作为优选方式，第一导电类型埋层14、第二导电类型埋层24、第一导电类型top层15、第二导电类型top层25均使用厚度大于6微米的光刻胶阻挡高能注入。

作为优选方式，亚微米超结结深为0.2μm-0.5μm之间，其浓度大于1e17cm^-2量级。大大降低比导通电阻。

作为优选方式，所述器件为SOI器件。