[发明专利]一种基于SOI和TSV技术的新型垂直MOSFET结构

说明书

本发明公开了一种基于SOI和TSV技术的新型垂直MOSFET结构，其特征在于，包括自下而上的衬底Si、埋氧化层SiO₂、多晶硅p‑Si、源极区域、栅极区域、漏极区域；所述埋氧化层SiO₂叠置于衬底Si上，得到SOI衬底；多晶硅p‑Si叠置于埋氧化层SiO₂上；源极区域设置于埋氧化层SiO₂之中，且与多晶硅p‑Si接触；栅极区域设置于多晶硅p‑Si硅通孔的侧壁中央；漏极区域处于多晶硅p‑Si的顶部。本发明将垂直MOSFET与SOI技术相结合，具有较大的漏极饱和电流，接近极限值的亚阈值斜率(SS)以及优秀的开关比(I_on/I_off)，可以很好的应用于三维集成电路中尤其是作为开关器件，并且该垂直MOSFET结构具有良好的驱动能力。

技术领域

本发明涉及三维集成电路技术领域，尤其涉及一种基于SOI和TSV技术的新型垂直MOSFET结构。

背景技术

随着科技不断的发展，对于半导体性能的要求不断提高。以场效应管为例，为了满足现代科技的需求，其尺寸在不断缩小。但是，传统的平面金属-氧化物半导体场效应晶体管MOSFET的缩放程度已经达到了极限，为了克服缩放带来的种种缺点，例如短沟道效应，垂直MOSFET作为一种新型的结构的MOSFET正逐渐取代平面MOSFET。垂直MOSFET不仅可以很好的克服缩放遇到的问题，并且可以制作成双栅以及栅环绕结构提高栅控能力和电流驱动能力(以增加器件电容为代价)。另一方面，硅技术SOI可以有效的降低寄生电容，漏电流和功耗，并且可以有效抑制衬底的脉冲电流干扰。然而目前关于SOI的研究主要集中在平面MOSFET上。

如公开号为CN109659223A的专利公开了一种改进型SiC平面MOSFET器件的制备方法，该专利在传统MOSFET外延表面生长了一层几十纳米的低掺杂外延层，掺杂浓度在1e14cm^-3量级；该改进型MOSFET器件结构可以极大的提升沟道反型层的宽度，减弱SiO2/SiC表面高界面态和掺杂杂质对沟道迁移率的影响，从而提升器件的导通特性。虽然上述专利有助于进一步降低器件比导通电阻，在器件导通特性和阻断特性之间作更好的，但是其主要还是集中在平面MOSFET上。

在三维集成电路领域中，芯片相互堆叠，以增强集成的功能，并缩短信号路径，从而提高整体通信速度，其中硅通孔技术(TSV)是工业界公认的3D芯片集成的选择，此外垂直MOSFET因其占用面积小，性能良好得到了广泛的研究。

发明内容

本发明的目的是针对现有技术的缺陷，提供一种基于SOI和TSV技术的新型垂直MOSFET结构。

为了实现以上目的，本发明采用以下技术方案：

一种基于SOI和TSV技术的新型垂直MOSFET结构，包括自下而上的衬底Si、埋氧化层SiO₂、多晶硅p-Si、源极区域、栅极区域、漏极区域；所述埋氧化层SiO₂叠置于衬底Si上，得到SOI衬底；多晶硅p-Si叠置于埋氧化层SiO₂上；源极区域设置于埋氧化层SiO₂之中，且与多晶硅p-Si接触；栅极区域设置于多晶硅p-Si硅通孔的侧壁中央；漏极区域处于多晶硅p-Si的顶部。

进一步的，所述栅极区域设置于多晶硅p-Si硅通孔的侧壁中央是通过超高分辨率电子束负胶HSQ固定的。

进一步的，在漏极区域和栅极区域施加一定电压，漏极区域和源极区域之间形成垂直沟道，并且栅极区域环绕于形成的沟道。

进一步的，所述漏极区域的电压为0V-5V；栅极区域的电压大于0.45V。

进一步的，垂直MOSFET结构的掺杂浓度为1×10²⁰cm^-3。