[发明专利]一种FPGA芯片测试平台和FPGA芯片测试方法

说明书

本发明公开了一种FPGA芯片测试平台，包括：激励产生发送的代理模块，配置用于产生随机激励序列；参考模型，配置用于接收激励产生发送的代理模块产生的随机激励序列，并基于随机激励序列生成目标数据；以及计分板，配置用于将参考模型生成的目标数据和FPGA芯片的输出数据进行对比，以得到测试结果；其中，激励产生发送的代理模块与FPGA芯片通过串行协议接口相连，激励产生发送的代理模块向FPGA芯片发送随机激励序列，并接收FPGA芯片的输出数据。本发明还公开了一种FPGA芯片测试方法。本发明可以降低测试工作量，提高测试效率，并且其复用的特点适应不同测试模块的激励产生，大大减少了重复性劳动。

技术领域

本发明涉及测试技术领域，尤其涉及一种FPGA芯片测试平台和FPGA芯片测试方法。

背景技术

FPGA(Field-Programmable Gate Array，现场可编程门阵列)是IC(IntegratedCircuit，集成电路)中相对ASIC(Application Specific Integrated Circuit，专用集成电路)而言的一种可定制芯片，相对于ASIC适用面广，更新换代更快。

FPGA芯片研发的测试过程相对繁琐，由于其为可编程芯片，结构复杂度往往比ASIC更高，而且激励点多，变化范围大。同时，FPGA的设计公司极为稀少，设计方法不透明。因此造成了FPGA测试工作量大，复杂度高，复用性差。

现有的FPGA测试为手动定向测试，需要测试人员根据FPGA中待测模块的需求手动编写测试激励，然后使用驱动模块通过JTAG(Joint Test Action Group，联合测试行动小组)向FPGA发送激励，收集输出进行测试。

现有技术的缺点包括：编写激励效率低，手工编写速度慢，而且对于激励的产生需要测试者去逐条考虑；失误率高，由于是靠人工操作逐条判断，难免有笔误或者考虑不全的地方；测试平台维护复杂，手动编写测试激励代码量大，维护和修改相对复杂；复用率低，由于定向编写，测试激励为固定模式，因此应用到相似模块的测试复用性不好。

发明内容

有鉴于此，本发明实施例的目的在于提出一种FPGA芯片测试平台和FPGA芯片测试方法，搭建针对FPGA芯片的测试平台，可以降低测试工作量，提高测试效率，降低失误率，并且其复用的特点，可以在极少改动的情况下，适应不同测试模块的激励产生，大大减少了重复性劳动。

基于上述目的，本发明实施例的一方面提供了一种FPGA芯片测试平台，包括：激励产生发送的代理模块，配置用于产生随机激励序列；参考模型，配置用于接收所述激励产生发送的代理模块产生的所述随机激励序列，并基于所述随机激励序列生成目标数据；以及计分板，配置用于将所述参考模型生成的所述目标数据和FPGA芯片的输出数据进行对比，以得到测试结果；其中，所述激励产生发送的代理模块与所述FPGA芯片通过串行协议接口相连，所述激励产生发送的代理模块向所述FPGA芯片发送所述随机激励序列，并接收所述FPGA芯片的输出数据。

在一些实施方式中，平台还包括：激励产生环境的配置模块，配置用于基于不同的FPGA芯片改变测试的参数值。

在一些实施方式中，平台还包括：覆盖率统计模块，配置用于统计所述随机激励序列的覆盖率以判断所述随机激励序列是否完备。

在一些实施方式中，所述激励产生发送的代理模块进一步配置用于：将产生的所述随机激励序列发送给所述参考模型；将接收的所述FPGA芯片的所述输出数据发送给所述计分板。

在一些实施方式中，所述激励产生发送的代理模块包括：激励包模块，配置用于定义激励包，所述激励包包含变量个数和激励随机范围；激励序列产生模块，配置用于调用所述激励包模块以产生不同的随机激励序列；驱动，配置用于将所述激励序列产生模块生成的所述随机激励序列发送给FPGA芯片，并接收所述FPGA芯片的输出数据。