[发明专利]一种复合型分立半导体晶体管

说明书

本发明公开了一种复合型分立半导体晶体管，包括两个金属‑氧化物半导体场效应晶体管级联的共源共栅结构、级间电感以及偏置电路；所述共源共栅结构中的两个晶体管分别为晶体管M1以及晶体管M2，所述晶体管M1的栅极和源极分别形成复合晶体管的栅极和源极；所述晶体管M1的漏极和晶体管M2的源级通过级间电感L连接在一起；所述晶体管M2的栅极通过电阻R与晶体管M2的漏极耦合在一起，并且共同形成复合晶体管的漏极；所述电阻R与电容C组成晶体管M2的栅极偏置电路。本发明的有益效果如下：(1)带宽较宽；(2)低成本；(3)有较好的小信号增益与噪声系数。

技术领域

本发明涉及分立半导体器件领域，具体涉及一种复合型分立半导体晶体管。

背景技术

分立半导体器件是指具有单独功能且功能不能拆分的电子器件，依据芯片结构和功能的不同可以分为半导体二极管、三极管、桥式整流器、光电器件等，其中三极管一般包括双极型晶体管、场效应晶体管和绝缘栅双极型晶体管。分立半导体器件主要由芯片、引线、封装外壳几部分组成，其中芯片决定器件功能，引线实现芯片与外部电路的连接以及热量的导出，封装外壳则为芯片及内部结构提供保护，保证其功能的稳定实现，并与散热等核心性能高度相关。

随着半导体产业的逐步发展，业界不断采用新技术，改进材料、结构设计、制造工艺和封装等，提高分立器件的性能。以射频低噪声分立晶体管为例，目前国内外多采用III-V族化合物工艺如砷化镓(GaAs)、磷化铟(InP)等来实现。使用此类工艺虽然带来了高增益、低噪声等更优性能，但是昂贵的价格制约了其进一步的广泛发展。硅基工艺作为低成本工艺的典型代表，具有更加成熟的技术，且更加适合大规模生产。与此同时，CMOS工艺的金属-氧化物半导体场效应晶体管(MOSFET)自身也存在一些不足，比如单管在K波段以上的高频段，小信号增益、噪声系数、输出功率等性能较差。因此，使用低成本工艺实现高性能的分立半导体晶体管具有非常重要的意义。

发明内容

基于上述需求，本发明的目的是提出一种复合型分立半导体晶体管，其采用低成本的CMOS工艺，通过将金属-氧化物半导体场效应晶体管(MOSFET)的不同端子进行耦合连接，形成一种只有栅极(Gate)、源极(Source)和漏极(Drain)三个极的复合晶体管。该晶体管的工作频率覆盖从L波段到K波段及以上，增益、噪声和输出功率等性能与采用III-V族化合物工艺实现的分立晶体管相当，可以满足低噪声放大器在多种应用场景下对核心分立管芯的需求。

为实现本发明的目的，本发明提供的技术方案如下：

一种复合型分立半导体晶体管，包括两个金属-氧化物半导体场效应晶体管级联的共源共栅结构、级间电感以及偏置电路；

所述共源共栅结构中的两个晶体管分别为晶体管M1以及晶体管M2，所述晶体管M1的栅极和源极分别形成复合晶体管的栅极和源极；所述晶体管M1的漏极和晶体管M2的源级通过级间电感L连接在一起；所述晶体管M2的栅极通过电阻R与晶体管M2的漏极耦合在一起，并且共同形成复合晶体管的漏极；所述电阻R与电容C组成晶体管M2的栅极偏置电路。

其中：所述复合型分立半导体晶体管的加工工艺包括如下步骤：

步骤一：选取合适的晶体管尺寸及偏置状态；

步骤二：选取合适的级间电感；

步骤三：设计偏置电路，选取一个大电阻用来连接共栅晶体管的栅极和漏极，用于为共栅晶体管供电，且栅极偏置与漏极电压一致；

步骤四：版图布局与电磁仿真，根据搭建的原理图进行版图的布局，并进行联合仿真优化，最终得到最优的电路结构设计；

步骤五：选取合适的封装形式。

其中，在步骤一中：对于金属-氧化物半导体场效应晶体管，其尺寸包括栅宽和栅长；栅长取为最小，也就是工艺特征尺寸；栅宽由叉指数和单个叉指宽度确定，选择较小的宽度作为单个叉指宽度。