[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，方法包括：提供基底，包括衬底和鳍部材料层；刻蚀部分厚度鳍部材料层，形成初始鳍部，且刻蚀时具有第一刻蚀速率比；刻蚀初始鳍部露出的剩余鳍部材料层，形成凸立于衬底上的鳍部，鳍部由下而上包括底部鳍部、第一部分鳍部和第二部分鳍部，第二部分鳍部和第一部分鳍部构成有效鳍部，在刻蚀初始鳍部露出的部分厚度鳍部材料层时具有第二刻蚀速率比，第二刻蚀速率比小于第一刻蚀速率比，用于使得所述第一部分鳍部的底部线宽小于所述第一部分鳍部的顶部线宽；形成隔离层，覆盖底部鳍部侧壁并露出有效鳍部。本发明减小漏电流且减小对开启电流的影响，从而提高晶体管的开关电流比。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体工艺技术的逐步发展，半导体工艺节点遵循摩尔定律的发展趋势不断减小。为了适应工艺节点的减小，MOSFET场效应管的沟道长度也相应不断缩短。然而随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极对沟道的控制能力变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthresholdleakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。

因此，为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(Fin Field-Effect Transistor，FinFET)。FinFET中，栅极至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，提高半导体结构的性能。

为解决上述问题，本发明实施例提供一种半导体结构，包括：衬底；鳍部，凸立于所述衬底上；隔离层，位于所述鳍部侧部的衬底上，所述隔离层覆盖所述鳍部的部分侧壁，被所述隔离层露出的鳍部作为有效鳍部，且部分高度的所述有效鳍部作为第一部分鳍部，剩余高度的所述有效鳍部作为第二部分鳍部，所述第一部分鳍部更靠近所述隔离层，其中，所述第一部分鳍部的底部线宽小于所述第一部分鳍部的顶部线宽，且所述第二部分鳍部的顶部线宽小于所述第一部分鳍部的顶部线宽；栅极结构，位于所述隔离层上，所述栅极结构横跨所述有效鳍部，并覆盖所述有效鳍部的部分顶部和部分侧壁；侧墙，位于所述栅极结构的两侧并覆盖所述栅极结构的侧壁；源漏掺杂层，位于所述栅极结构两侧的有效鳍部中，且位于所述侧墙远离所述栅极结构的一侧。

相应的，本发明实施例还提供一种半导体结构的形成方法，包括：提供基底，包括衬底、以及位于所述衬底上的鳍部材料层，所述鳍部材料层用于形成底部鳍部、以及位于所述底部鳍部顶面的有效鳍部；刻蚀部分厚度的所述鳍部材料层，形成凸立于剩余鳍部材料层上的初始鳍部，且刻蚀时的纵向刻蚀速率与横向刻蚀速率的比值为第一刻蚀速率比；刻蚀所述初始鳍部露出的剩余鳍部材料层，形成凸立于衬底上的鳍部，所述鳍部由下而上包括底部鳍部、第一部分鳍部和第二部分鳍部，所述第二部分鳍部和第一部分鳍部构成有效鳍部，其中，对所述初始鳍部露出的部分厚度的所述鳍部材料层进行第一刻蚀处理，用于形成所述有效鳍部，所述第一刻蚀的纵向刻蚀速率与横向刻蚀速率的比值为第二刻蚀速率比，所述第二刻蚀速率比小于所述第一刻蚀速率比，用于使所述第一部分鳍部的底部线宽小于所述第一部分鳍部的顶部线宽；在所述鳍部侧部的所述衬底上形成隔离层，所述隔离层覆盖所述底部鳍部的侧壁，并露出所述有效鳍部。

与现有技术相比，本发明实施例的技术方案具有以下优点：