[发明专利]半导体元件

说明书

本发明公开一种半导体元件，包含一基底；一第一介电层，设于所述基底上；一铜线段，嵌入所述第一介电层中并沿一第一方向延伸，其中，所述铜线段包含一第一末端，其具有一第一侧壁面、一第二侧壁面和位于所述第一侧壁面与所述第二侧壁面之间的一顶面；一第二介电层，覆盖所述第一介电层和所述铜线段；以及一狭缝开口，设置于所述第二介电层中并延伸至所述第一介电层中，从而暴露出所述铜线段的所述顶面、所述第一侧壁面及所述第二侧壁面。

技术领域

本发明涉及半导体技术领域，特别是涉及一种改良的半导体元件或半导体结构。

背景技术

在深次微米以下的半导体制作工艺中，导线的信号传输延迟效应严重影响到电子元件的表现。为了减轻这个问题，业界普遍采用以低电阻的铜导线取代传统的铝导线，并且搭配低介电常数的材料作为金属层间介电层。

在双镶嵌(dual damascene)工艺的后段制作工艺(backend process)中，必须去除在执行蚀刻步骤以形成开口之后残留的污染物，例如氧化铜、微粒或聚合物。在常规清洁步骤中，常使用溶剂去除污染物。然而，清洁步骤引起的铜损失可能导致电性失效，并且影响到制作工艺良率。

目前，该技术领域仍缺乏即时监控技术可以在线(in-line)立即的发现到清洁步骤后的铜损失制作工艺缺陷，而是需要通过费时的晶片侦测(wafer-level chip probing)和故障分析(failure analysis)才能过滤出电性功能不良的芯片。

发明内容

本发明的主要目的在于提供一种改良的半导体元件和半导体结构，以解决现有技术的不足和缺点。

本发明一方面提供一种半导体元件，包含一基底，其上具有一切割道区域；一监控图案，设置在所述切割道区域中，其中，所述监控图案包含嵌入一第一介电层并且沿一第一方向延伸的一铜线段，其中，所述铜线段包含一第一末端，其具有一第一侧壁面、一第二侧壁面和位于所述第一侧壁面与所述第二侧壁面之间的一顶面；一第二介电层，覆盖所述第一介电层和所述铜线段；以及一狭缝开口，设置于所述第二介电层中并延伸至所述第一介电层中，从而暴露出所述铜线段的所述顶面、所述第一侧壁面及所述第二侧壁面。

根据本发明实施例，所述狭缝开口沿与所述第一方向正交的一第二方向延伸。

根据本发明实施例，所述铜线段具有一第二末端，其电耦合到一电容器的一上电极板。

根据本发明实施例，所述铜线段具有一第二末端，其电耦合到一电感器。

根据本发明实施例，所述铜线段为一镶嵌铜导线。

根据本发明实施例，所述第一介电层和所述第二介电层包含一超低介电常数介电材料。

根据本发明实施例，所述第一介电层与所述第二介电层之间设置有一盖层。

根据本发明实施例，所述盖层包含一掺杂氮碳材料层。

根据本发明实施例，所述狭缝开口贯穿所述盖层。

根据本发明实施例，所述铜线段的一端面暴露在所述狭缝开口中。

本发明另一方面提供一种半导体结构，包含一基底；一第一介电层，设于所述基底上；一铜线段，嵌入所述第一介电层中并且沿一第一方向延伸，其中，所述铜线段包含一第一末端，其具有一第一侧壁面、一第二侧壁面和位于所述第一侧壁面与所述第二侧壁面之间的一顶面；一第二介电层，覆盖所述第一介电层和所述铜线段；以及一狭缝开口，设置于所述第二介电层中并延伸至所述第一介电层中，从而暴露出所述铜线段的所述顶面、所述第一侧壁面及所述第二侧壁面。

根据本发明实施例，所述狭缝开口沿与所述第一方向正交的一第二方向延伸。

根据本发明实施例，所述铜线段具有一第二末端，其电耦合到一电容器的上电极板。