[发明专利]芯片的制备方法在审
申请号: | 202110988544.3 | 申请日: | 2021-08-26 |
公开(公告)号: | CN114050214A | 公开(公告)日: | 2022-02-15 |
发明(设计)人: | 张雪梅 | 申请(专利权)人: | 重庆康佳光电技术研究院有限公司 |
主分类号: | H01L33/54 | 分类号: | H01L33/54;H01L27/15;H01L33/00 |
代理公司: | 广州三环专利商标代理有限公司 44202 | 代理人: | 熊永强 |
地址: | 402760 重庆市璧*** | 国省代码: | 重庆;50 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 芯片 制备 方法 | ||
1.一种芯片的制备方法,其特征在于,所述芯片的制备方法包括:
提供衬底;
在所述衬底的一侧形成第一阻挡层,其中,所述第一阻挡层包括间隔设置的多个第一阻挡部,相邻两个所述第一阻挡部和所述衬底共同构成容置槽;
依次形成层叠设置的第一功能层和第二功能层,且至少部分所述第一功能层和至少部分所述第二功能层位于所述容置槽内。
2.如权利要求1所述的芯片的制备方法,其特征在于,所述依次形成层叠设置的第一功能层和第二功能层,且至少部分所述第一功能层和至少部分所述第二功能层位于所述容置槽内,包括:
形成所述第一功能层,所述第一功能层包括第一子功能层和第二子功能层,所述第一子功能层位于所述容置槽内且覆盖所述衬底,所述第二子功能层覆盖所述第一阻挡层;
形成第二阻挡层,所述第二阻挡层由多个第二阻挡部组成,不同的所述第二阻挡部设置于不同的所述容置槽内且覆盖部分所述第一子功能层;
形成所述第二功能层,所述第二功能层包括第三子功能层和第四子功能层,所述第三子功能层位于所述容置槽内且覆盖所述第一子功能层,所述第四子功能层覆盖所述第二阻挡层和覆盖所述第二子功能层。
3.如权利要求2所述的芯片的制备方法,其特征在于,所述第二阻挡部连接于所述第一阻挡部。
4.如权利要求3所述的芯片的制备方法,其特征在于,所述第一阻挡部包括相背设置的第一面和第二面,所述第一面和所述第二面用于构成所述容置槽的侧壁;
所述第二阻挡部连接于所述第一阻挡部的第一面;或
所述第二阻挡部连接于所述第一阻挡部的第二面。
5.如权利要求2所述的芯片的制备方法,其特征在于,所述形成所述第二功能层,所述第二功能层包括第三子功能层和第四子功能层,所述第三子功能层位于所述容置槽内且覆盖所述第一子功能层,所述第四子功能层覆盖所述第二阻挡层和覆盖所述第二子功能层之后,所述芯片的制备方法还包括:
去除所述第一阻挡层和所述第二阻挡层。
6.如权利要求5所述的芯片的制备方法,其特征在于,所述第一阻挡层凸出于第三子功能层背离所述衬底的表面;和/或,所述第二阻挡层凸出于第三子功能层背离所述衬底的表面。
7.如权利要求5所述的芯片的制备方法,其特征在于,所述第一阻挡层凸出于覆盖在所述第二阻挡层上的第四子功能层背离所述衬底的表面。
8.如权利要求2-7任意一项所述的芯片的制备方法,其特征在于,所述第一子功能层包括层叠设置的缓冲层和第一半导体层,其中,所述缓冲层连接于所述衬底;所述第三子功能层包括依次层叠设置的第二半导体层、有源层及第三半导体层,其中,所述第二半导体层连接于所述第一半导体层。
9.如权利要求8所述的芯片的制备方法,其特征在于,所述依次形成层叠设置的第一功能层和第二功能层,且至少部分所述第一功能层和至少部分所述第二功能层位于所述容置槽内之后,所述芯片的制备方法还包括:
形成覆盖所述第三半导体层的电流扩展层。
10.如权利要求9所述的芯片的制备方法,其特征在于,所述芯片的制备方法还包括:
形成覆盖所述第一半导体层的第一电极层;
形成覆盖所述电流扩展层的第二电极层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于重庆康佳光电技术研究院有限公司,未经重庆康佳光电技术研究院有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110988544.3/1.html,转载请声明来源钻瓜专利网。