[发明专利]芯片的制备方法在审
申请号: | 202110988544.3 | 申请日: | 2021-08-26 |
公开(公告)号: | CN114050214A | 公开(公告)日: | 2022-02-15 |
发明(设计)人: | 张雪梅 | 申请(专利权)人: | 重庆康佳光电技术研究院有限公司 |
主分类号: | H01L33/54 | 分类号: | H01L33/54;H01L27/15;H01L33/00 |
代理公司: | 广州三环专利商标代理有限公司 44202 | 代理人: | 熊永强 |
地址: | 402760 重庆市璧*** | 国省代码: | 重庆;50 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 芯片 制备 方法 | ||
本发明涉及一种芯片的制备方法。所述芯片的制备方法包括:提供衬底;在所述衬底的一侧形成第一阻挡层,其中,所述第一阻挡层包括间隔设置的多个第一阻挡部,相邻两个所述第一阻挡部和所述衬底共同构成容置槽;依次形成层叠设置的第一功能层和第二功能层,且至少部分所述第一功能层和至少部分所述第二功能层位于所述容置槽内。上述芯片的制备方法可以提高芯片的质量。
技术领域
本发明涉及芯片制备技术领域,尤其涉及一种芯片的制备方法。
背景技术
相关技术中,Micro LED芯片的制备通常是在外延片的基础上进行处理,期间需要进行多道光刻及刻蚀工艺。然而,光刻和刻蚀工艺对LED晶粒的损伤较大,且因Micro LED尺寸较小,造成的损伤更大。
因此,在芯片的制备过程中,如何降低制备工艺对芯片质量的影响是亟需解决的问题。
发明内容
鉴于上述现有技术的不足,本申请的目的在于提供一种芯片的制备方法,旨在解决如何降低制备工艺对芯片质量的影响。
一种芯片的制备方法,包括:
提供衬底;
在所述衬底的一侧形成第一阻挡层,其中,所述第一阻挡层包括间隔设置的多个第一阻挡部,相邻两个所述第一阻挡部和所述衬底共同构成容置槽;
依次形成层叠设置的第一功能层和第二功能层,且至少部分所述第一功能层和至少部分所述第二功能层位于所述容置槽内。
上述提供的芯片的制备方法首先在衬底上形成第一阻挡层,该第一阻挡层包括多个第一阻挡部,相邻的两个第一阻挡部和衬底共同构成一容置槽。第一阻挡层形成之后,然后依次形成第一功能层和第二功能层,且至少部分所述第一功能层和至少部分所述第二功能层位于所述容置槽内且层叠设置。可以理解的是,不同容置槽内的第一功能层和第二功能层将被第一阻挡部隔断,换而言之,成型后的各芯片将处于分离状态,从而不需要如同相关技术中使用额外的ISO刻蚀来将各芯片隔断开,进而避开了制备工艺对芯片造成污染和损伤的问题。同时,本申请提供制备方法是通过第一阻挡层来实现芯片的分离,当第一阻挡层通过3D打印成型时,相较于需要消耗光刻胶、刻蚀气体等耗材的ISO刻蚀工艺而言,使用3D打印可以减小制造成本。并且,3D打印是一种快速成型技术,而ISO刻蚀需要历经众多步骤,因此,3D打印的成型时间小于光刻工艺所需的时间,换而言之,使用3D打印技术还可以缩短芯片的生产周期。
可选地,所述依次形成层叠设置的第一功能层和第二功能层,且至少部分所述第一功能层和至少部分所述第二功能层位于所述容置槽内,包括:
形成所述第一功能层,所述第一功能层包括第一子功能层和第二子功能层,所述第一子功能层位于所述容置槽内且覆盖所述衬底,所述第二子功能层覆盖所述第一阻挡层;
形成第二阻挡层,所述第二阻挡层由多个第二阻挡部组成,不同的所述第二阻挡部设置于不同的所述容置槽内且覆盖部分所述第一子功能层;
形成所述第二功能层,所述第二功能层包括第三子功能层和第四子功能层,所述第三子功能层位于所述容置槽内且覆盖所述第一子功能层,所述第四子功能层覆盖所述第二阻挡层和覆盖所述第二子功能层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于重庆康佳光电技术研究院有限公司,未经重庆康佳光电技术研究院有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110988544.3/2.html,转载请声明来源钻瓜专利网。